ZHDS333 October   2026 TAS2573

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 计时示意图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
      1. 6.3.1 工作模式
        1. 6.3.1.1 硬件关断
        2. 6.3.1.2 软件电源模式控制和软件复位
        3. 6.3.1.3 高效和节能模式
          1. 6.3.1.3.1 噪声门
          2. 6.3.1.3.2 音乐效率模式
          3. 6.3.1.3.3 VDD Y 桥
          4. 6.3.1.3.4 H 类升压
        4. 6.3.1.4 2S 电池模式
        5. 6.3.1.5 低压电池模式
        6. 6.3.1.6 外部 PVDD 模式
      2. 6.3.2 故障和状态
        1. 6.3.2.1 中断生成和清除
    4. 6.4 特性说明
      1. 6.4.1 PurePath™ Console 3 软件
      2. 6.4.2 播放信号路径
        1. 6.4.2.1 数字信号处理器
          1. 6.4.2.1.1 算法块
          2. 6.4.2.1.2 算法特性
          3. 6.4.2.1.3 工厂校准
        2. 6.4.2.2 数字音量控制和放大器输出电平
        3. 6.4.2.3 高通滤波器
        4. 6.4.2.4 D 类放大器
        5. 6.4.2.5 具有欠压保护功能的电源跟踪限制器
          1. 6.4.2.5.1 电压限制器和削波保护
        6. 6.4.2.6 音调发生器
      3. 6.4.3 数字音频串行接口
      4. 6.4.4 升压
      5. 6.4.5 扬声器电流和电压 (IV) 检测
      6. 6.4.6 电源电压监测
      7. 6.4.7 过热保护
      8. 6.4.8 时钟和 PLL
        1. 6.4.8.1 基于自动时钟的唤醒和时钟错误
      9. 6.4.9 数字 IO 引脚
    5. 6.5 编程
      1. 6.5.1 I2C 控制接口
      2. 6.5.2 I2C 地址选择
      3. 6.5.3 常规 I2C 运行
      4. 6.5.4 I2C 单字节和多字节传输
      5. 6.5.5 I2C 单字节写入
      6. 6.5.6 I2C 多字节写入
      7. 6.5.7 I2C 单字节读取
      8. 6.5.8 I2C 多字节读取
  8. 7 寄存器映射
    1. 7.1 PAGE_0 寄存器
    2. 7.2 PAGE_1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 单声道/立体声配置
        2. 8.2.2.2 升压转换器无源器件
        3. 8.2.2.3 EMI 无源器件
        4. 8.2.2.4 各种无源器件
      3. 8.2.3 应用性能曲线图
      4. 8.2.4 应做事项和禁止事项
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 修订历史记录
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11机械、封装和可订购信息
    1. 11.1 封装选项附录
    2. 11.2 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
  • YCF|48
散热焊盘机械数据 (封装 | 引脚)
订购信息

时钟和 PLL

在 TDM/I2S 模式下,器件采用 SBCLK 运行。下面的表 6-40 显示了每个采样率的有效 SBCLK 频率以及 SBCLK 与 FSYNC 的比率。对于基于 44.1kHz 的时钟,该表同样适用,但相关比率在 48ksps 和 44.1ksps 之间变化。

虽然支持 192kHz 的采样率,但数据在内部下采样至 96kHz。因此,不得应用大于 40kHz 的音频内容,以防止混叠。此外,这会影响所有处理块,例如 BOP 和限制器,它们在接受 192kHz 音频时必须使用 96kHz fs。

如果通过 SAMPLE_RATE_CFG 寄位正确配置了采样率,则只要 SBCLK 与 FSYNC 之比有效,就无需额外配置。器件会自动检测输入 PCM FSYNC 和 BCLK 频率并自动配置为回放音频信号。可以使用只读寄存器 FS_RATIO_DETECTED 和 FS_RATE_DETECTED 读取检测到的时钟速率。该器件可检测不正确的 SBCLK 频率、SBCLK 与 FSYNC 之比以及播放路径上的音量降低,以便更大限度地减少可闻失真。

表 6-40 支持的 SBCLK 频率 (MHz)(基于 48kHz 的采样率)
采样率 (kHz)SBCLK 与 FSYNC 之比
162432486496128192256384512125250500
16kHz不适用0.3840.5120.7681.0241.5362.0483.0724.0966.1448.192248
24kHz0.3840.5760.7681.1521.5362.3043.0724.6086.1449.21612.2883612
32kHz0.5120.7681.0241.5362.0483.0724.0966.1448.19212.28816.3844816
48kHz0.7681.1521.5362.3043.0724.6086.1449.21612.28818.43224.57661224
96kHz1.5362.3043.0724.6086.1449.21612.28818.43224.576不适用不适用1224不适用
192kHz3.0274.6086.1449.21612.28818.43224.576不适用不适用不适用不适用24不适用不适用