ZHCSX59A August   2024  – August 2025 TAS2120

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 器件功能模式
      1. 6.3.1 工作模式
        1. 6.3.1.1 硬件关断
        2. 6.3.1.2 硬件配置模式
        3. 6.3.1.3 软件电源模式控制和软件复位
        4. 6.3.1.4 高效和节能模式
          1. 6.3.1.4.1 噪声门
          2. 6.3.1.4.2 音乐效率模式
          3. 6.3.1.4.3 VDD Y 桥
          4. 6.3.1.4.4 H 类升压
        5. 6.3.1.5 2S 电池模式
        6. 6.3.1.6 外部 PVDD 模式
      2. 6.3.2 故障和状态
        1. 6.3.2.1 中断生成和清除
    4. 6.4 特性说明
      1. 6.4.1  PurePath™ Console 3 软件
      2. 6.4.2  播放信号路径
        1. 6.4.2.1 数字音量控制和放大器输出电平
        2. 6.4.2.2 高通滤波器
        3. 6.4.2.3 D 类放大器
        4. 6.4.2.4 具有欠压保护功能的电源跟踪限制器
          1. 6.4.2.4.1 电压限制器和削波保护
        5. 6.4.2.5 音调发生器
      3. 6.4.3  数字音频串行接口
        1. 6.4.3.1 数字环回
      4. 6.4.4  内部升压
      5. 6.4.5  升压共享
      6. 6.4.6  外部 H 类升压控制器
      7. 6.4.7  电源电压监测
      8. 6.4.8  热保护
      9. 6.4.9  时钟和 PLL
        1. 6.4.9.1 基于自动时钟的唤醒和时钟错误
      10. 6.4.10 数字 IO 引脚
    5. 6.5 编程
      1. 6.5.1 I2C 控制接口
      2. 6.5.2 I2C 地址选择
      3. 6.5.3 常规 I2C 运行
      4. 6.5.4 I2C 单字节和多字节传输
      5. 6.5.5 I2C 单字节写入
      6. 6.5.6 I2C 多字节写入
      7. 6.5.7 I2C 单字节读取
      8. 6.5.8 I2C 多字节读取
  8. 7 寄存器映射
    1. 7.1  页 0 寄存器
    2. 7.2  页 1 寄存器
    3. 7.3  页 2 寄存器
    4. 7.4  页 3 寄存器
    5. 7.5  页 4 寄存器
    6. 7.6  页 5 寄存器
    7. 7.7  页 6 寄存器
    8. 7.8  页 7 寄存器
    9. 7.9  页 8 寄存器
    10. 7.10 簿 100 页 9 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 单声道/立体声配置
        2. 8.2.2.2 升压转换器无源器件
        3. 8.2.2.3 EMI 无源器件
        4. 8.2.2.4 各种无源器件
      3. 8.2.3 应用性能曲线图
    3. 8.3 应做事项和禁止事项
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 时序要求

TA = 25°C，VDD = IOVDD = 1.8V（除非另有说明）
最小值 标称值 最大值 单位
I2C - 标准模式
fSCL SCL 时钟频率 0 100 kHz
tHD;STA （重复）START 条件后的保持时间。在此时间段之后，生成第一个时钟脉冲。 4 μs
tLOW SCL 时钟的低电平周期 4.7 μs
tHIGH SCL 时钟的高电平周期 4 μs
tSU;STA 重复 START 条件的建立时间 4.7 μs
tHD;DAT 数据保持时间：对于 I2C 总线器件 0 3.45 μs
tSU;DAT 数据建立时间 250 ns
tr SDA 和 SCL 上升时间 1000 ns
tf SDA 和 SCL 下降时间 300 ns
tSU;STO STOP 条件的建立时间 4 μs
tBUF STOP 与 START 条件之间的总线空闲时间 4.7 μs
Cb 每个总线的容性负载 400 pF
I2C - 快速模式
fSCL SCL 时钟频率 0 400 kHz
tHD;STA （重复）START 条件后的保持时间。在此时间段之后，生成第一个时钟脉冲。 0.6 μs
tLOW SCL 时钟的低电平周期 1.3 μs
tHIGH SCL 时钟的高电平周期 0.6 μs
tSU;STA 重复 START 条件的建立时间 0.6 μs
tHD;DAT 数据保持时间：对于 I2C 总线器件 0 0.9 μs
tSU;DAT 数据建立时间 100 ns
tr SDA 和 SCL 上升时间 20 + 0.1 × Cb 300 ns
tf SDA 和 SCL 下降时间 20 + 0.1 × Cb 300 ns
tSU;STO STOP 条件的建立时间 0.6 μs
tBUF STOP 与 START 条件之间的总线空闲时间 1.3 μs
Cb 每个总线的容性负载 400 pF
TDM 端口
fsbclk SBCLK 频率范围 0.384 24.576 MHz
tH(SBCLK) SBCLK 高电平周期 0.35/fsbclk ns
tL(SBCLK) SBCLK 低电平时间 0.35/fsbclk ns
tSU(FSYNC) FSYNC 设置时间 8 ns
tHLD(FSYNC) FSYNC 保持时间 8 ns
tSU(SDIN) SDIN 设置时间 8 ns
tHLD(SDIN) SDIN 保持时间 8 ns
td (SBCLK SDOUT) SBCLK 到 SDOUT 延迟：SBCLK 下降沿的 10% 或 SBCLK 上升沿的 90%
至 SDOUT 的 50%，IOVDD = 1.8V		 30 ns
td (SBCLK SDOUT) SBCLK 到 SDOUT 延迟：SBCLK 下降沿的 10% 或 SBCLK 上升沿的 90%
至 SDOUT 的 50%，IOVDD = 3.3V		 18.5 ns
tr(SBCLK) SBCLK 上升时间：10% - 90% 上升时间 0.15/fsbclk ns
tf(SBCLK) SBCLK 下降时间：90% - 10% 上升时间 0.15/fsbclk ns
tf(SBCLK-CLH) SBCLK 到 CLH 延迟：Boost 共享配置 1/2* fsbclk ns