ZHCSX59A August 2024 – August 2025 TAS2120
PRODUCTION DATA
TAS2120 使用 Y 桥输出级在 VDD 和 PVDD 电源之间切换 D 类输出 PWM 电压。通过将 EN_Y_BRIDGE_MODE 设置为高电平启用该功能后,器件将自动选择输出电压以切换输出 PWM。当信号为低电平时,输出将切换到 VDD,从而通过降低 D 类输出开关电压来实现更高的系统级效率。当信号为高电平时,输出将开启由集成升压设置的 PVDD 电压轨,或外部 PVDD 运行模式下的外部 PVDD 电压轨。
该器件根据由 VDD_MODE_THR_LVL[23:0] 寄存器配置的编程 Y 桥模式阈值监测输入音频信号电平。当音频信号降至阈值以下时,会启用内部迟滞计时器。如果信号电平在所选的整个持续时间内保持低于配置的 YBRIDGE_HYST_TIMER[1:0],则器件将进入基于低电压 VDD 电源的 PWM 开关模式。
当信号电平增加到 VDD_MODE_THR_LVL[23:0] 加 VDD_MODE_HYST[23:0] 以上时,器件开始开关 PVDD 电源上的输出 PWM 信号,而不会引入任何信号削波。
可以使用 PPC3 软件配置 VDD_MODE_THR_LVL[23:0] 和 VDD_MODE_HYST[23:0] 寄存器,请参阅节 6.4.1。
| YBRIDGE_HYST_TIMER[1:0] | 配置 |
|---|---|
| 00 | 100us |
| 01(默认值) | 500us |
| 10 | 5ms |
| 11 | 50ms |
| EN_Y_BRIDGE_MODE | 配置 |
|---|---|
| 0 | 禁用 Y 桥模式 |
| 1(默认值) | 启用 Y 桥模式 |