ZHCSXB3B November 2024 – October 2025 MSPM0G1518 , MSPM0G1519 , MSPM0G3518 , MSPM0G3519
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址,而无需 CPU 干预。例如,DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式,而无需将其唤醒来在外设之间移动数据,DMA 降低了系统功耗。
这些器件中的 DMA 支持以下重要特性:
| 特性 | FULL | 基础型 |
|---|---|---|
| 通道编号 | 0、1、2、3、4、5 | 6、7、8、9、10、11 |
| 中继器模式 | 是 | - |
| 表格和填充模式 | 是 | - |
| 收集模式 | 是 | - |
| 预请求 | 是 | - |
| 自动使能 | 是 | 是 |
| 超长整型 (128位) 传输 | 是 | 是 |
| 跨步模式 | 是 | 是 |
| 级联通道支持 | 是 | 是 |
表 8-3 列出了使用 DMA 存储器映射寄存器中的 DMATCTL.DMATSEL 控制位配置的可用 DMA 触发。
| DMACTL.DMATSEL | 触发源 | DMACTL.DMATSEL | 触发源 |
|---|---|---|---|
| 0 | 软件 | 17 | SPI2 发布者 2 |
| 1 | 通用订阅者 (FSUB_0) | 18 | UART3 发布者 1 |
| 2 | 通用订阅者 (FSUB_1) | 19 | UART3 发布者 2 |
| 3 | AESADV 发布者 1 | 20 | UART4 发布者 1 |
| 4 | AESADV 发布者 2 | 21 | UART4 发布者 2 |
| 5 | DAC0 发布者 2 | 22 | UART5 发布者 1 |
| 6 | I2C0 发布者 1 | 23 | UART5 发布者 2 |
| 7 | I2C0 发布者 2 | 24 | UART6 发布者 1 |
| 8 | I2C1 发布者 1 | 25 | UART6 发布者 2 |
| 9 | I2C1 发布者 2 | 26 | UART0 发布者 1 |
| 10 | I2C2 发布者 1 | 27 | UART0 发布者 2 |
| 11 | I2C2 发布者 2 | 28 | UART7 发布者 1 |
| 12 | SPI0 发布者 1 | 29 | UART7 发布者 2 |
| 13 | SPI0 发布者 2 | 30 | UART1 发布者 1 |
| 14 | SPI1 发布者 1 | 31 | UART1 发布者 2 |
| 15 | SPI1 发布者 2 | 32 | ADC0 DMA 触发 |
| 16 | SPI2 发布者 1 | 33 | ADC1 DMA 触发 |