ZHCSQT2B March   2024  – November 2024 ADS127L14 , ADS127L18

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1  失调电压误差测量
    2. 6.2  温漂测量
    3. 6.3  增益误差测量
    4. 6.4  增益漂移测量
    5. 6.5  NMRR 测量
    6. 6.6  CMRR 测量
    7. 6.7  PSRR 测量
    8. 6.8  SNR 测量
    9. 6.9  INL 误差测量
    10. 6.10 THD 测量
    11. 6.11 IMD 测量
    12. 6.12 SFDR 测量
    13. 6.13 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入（AINP、AINN）
        1. 7.3.1.1 输入范围
      2. 7.3.2 基准电压（REFP、REFN）
        1. 7.3.2.1 基准电压范围
      3. 7.3.3 时钟运行
        1. 7.3.3.1 时钟分频器
        2. 7.3.3.2 内部振荡器
        3. 7.3.3.3 外部时钟
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 VCM 输出电压
      6. 7.3.6 GPIO
      7. 7.3.7 调制器
      8. 7.3.8 数字滤波器
        1. 7.3.8.1 宽带滤波器
        2. 7.3.8.2 低延迟滤波器 (Sinc)
          1. 7.3.8.2.1 Sinc4 滤波器
          2. 7.3.8.2.2 Sinc4 + Sinc1 级联滤波器
          3. 7.3.8.2.3 Sinc3 滤波器
          4. 7.3.8.2.4 Sinc3 + Sinc1 滤波器
    4. 7.4 器件功能模式
      1. 7.4.1  复位
        1. 7.4.1.1 RESET 引脚
        2. 7.4.1.2 通过 SPI 寄存器进行复位
        3. 7.4.1.3 通过 SPI 输入模式进行复位
      2. 7.4.2  空闲和待机模式
      3. 7.4.3  断电
      4. 7.4.4  速度模式
      5. 7.4.5  同步
        1. 7.4.5.1 同步控制模式
        2. 7.4.5.2 启动/停止控制模式
      6. 7.4.6  转换开始延迟时间
      7. 7.4.7  校准
        1. 7.4.7.1 偏移校准寄存器
        2. 7.4.7.2 增益校准寄存器
        3. 7.4.7.3 校准过程
      8. 7.4.8  数据平均
      9. 7.4.9  诊断
        1. 7.4.9.1 ERROR 引脚和 ERR_FLAG 位
        2. 7.4.9.2 SPI CRC
        3. 7.4.9.3 寄存器映射 CRC
        4. 7.4.9.4 ADC 误差
        5. 7.4.9.5 SPI 地址范围
        6. 7.4.9.6 SCLK 计数器
        7. 7.4.9.7 时钟计数器
        8. 7.4.9.8 帧同步 CRC
        9. 7.4.9.9 自检
      10. 7.4.10 帧同步数据端口
        1. 7.4.10.1  数据包
        2. 7.4.10.2  数据格式
        3. 7.4.10.3  STATUS_DP 标头字节
        4. 7.4.10.4  FSYNC 引脚
        5. 7.4.10.5  DCLK 引脚
        6. 7.4.10.6  DOUTx 引脚
        7. 7.4.10.7  DINx 引脚
        8. 7.4.10.8  时分多路复用
        9. 7.4.10.9  菊花链
        10. 7.4.10.10 DOUTx 时序
    5. 7.5 编程
      1. 7.5.1 硬件编程
      2. 7.5.2 SPI 编程
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出 (SDO)
      3. 7.5.3 SPI 帧
      4. 7.5.4 命令
        1. 7.5.4.1 写入寄存器命令
        2. 7.5.4.2 读取寄存器命令
      5. 7.5.5 SPI 菊花链
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 输入驱动器
      2. 9.1.2 抗混叠滤波器
      3. 9.1.3 基准电压
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 AVDD1 和 AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA 和 CAPD
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.8.1 宽带滤波器

宽带滤波器作为多级 FIR 设计，具有线性相位响应、平坦通带振幅、窄过渡带和高阻带衰减特性。由于这些特性，推荐使用此滤波器测量交流信号。ADC 提供八个可编程 OSR 值和四种速度模式，从而提供不同的数据速率、带宽和分辨率选项。

图 7-12 至图 7-16 说明了宽带滤波器的频率响应。图 7-12 展示了通带纹波的详细信息。图 7-13 展示了过渡带的频率响应。

ADS127L14 ADS127L18 宽带滤波器通带纹波
 
图 7-12 宽带滤波器通带纹波
ADS127L14 ADS127L18 宽带滤波器过渡带
 
图 7-13 宽带滤波器过渡带

图 7-14 显示了 OSR ≥ 64 时 fDATA 的频率响应。阻带从 fDATA/2 开始，可以防止奈奎斯特频率下的混叠。图 7-15 显示了 OSR = 32 时 fMOD 的阻带衰减。在阻带区中，带外输入频率与 fMOD / 32 斩波频率的倍数进行混合。此过程会创建一系列阻带响应峰值，这些峰值超过数字滤波器所提供的衰减。响应峰值的宽度是滤波器带宽的两倍。当与 ADC 输入上的抗混叠滤波器配合使用时，可提高阻带衰减。

ADS127L14 ADS127L18 宽带滤波器频率响应
OSR ≥ 64
图 7-14 宽带滤波器频率响应
ADS127L14 ADS127L18 宽带滤波器阻带
OSR = 32
图 7-15 宽带滤波器阻带

图 7-16 显示了以 fMOD 为中心的滤波器响应，其中重复出现滤波器响应。如果不被抗混叠滤波器去除，fMOD 下的输入频率在通带中显示为混叠频率。输入频率为 fMOD 的倍数时，也会出现混叠。这些频段的定义如下：

方程式 18. Alias frequency bands: (N · fMOD) ± fBW

其中：

  • N = 1、2、3 等
  • fMOD = 调制器采样频率
  • fBW = 滤波器带宽

ADS127L14 ADS127L18 以 fMOD 为中心的宽带滤波器频率响应
 
图 7-16 以 fMOD 为中心的宽带滤波器频率响应

滤波器的群延迟是信号从滤波器的输入端传播到输出端的时间。由于滤波器是线性相位设计，因此多频复杂信号的包络不会因滤波器处理而失真。群延迟（以时间单位表示）相对于信号频率保持恒定，等于 34/fDATA。请注意，在向 ADC 输入施加阶跃输入后，68 个数据周期之后会出现完全稳定的数据。图 7-17 展示了滤波器群延迟 (34/fDATA) 和阶跃输入的稳定时间 (68/fDATA)。

ADS127L14 ADS127L18 宽带滤波器阶跃响应
 
图 7-17 宽带滤波器阶跃响应

当 ADC 同步时，数字滤波器会重新启动。同步后，滤波器会丢弃接下来的 68 次转换以考虑滤波器稳定时间。表 7-7 的延迟时间 列中列出了同步后在帧同步端口上出现第一次转换的时间。延迟时间包括滤波器复位的初始开销时间。第一个数据是完全稳定的数据。如果在连续转换时出现阶跃输入，则接下来的 69 次转换不是完全稳定的数据。

表 7-2 宽带滤波器特性
模式 fCLK
(MHz)		 OSR 数据速率
(kSPS)		 –0.1dB 频率
(kHz)		 –3dB 频率
(kHz)		 延迟时间(1)
(µs)
最大速度 32.768 32 512 211.2 223.9 134.2
高速 25.6 400 165 174.96 171.8
中速 12.8 200 82.5 87.48 343.5
低速 3.2 50 20.63 21.87 1374
最大速度 32.768 64 256 105.6 112.0 267.0
高速 25.6 200 82.5 87.48 341.8
中速 12.8 100 41.25 43.74 683.5
低速 3.2 25 10.31 10.94 2734
最大速度 32.768 128 128 52.8 55.99 532.0
高速 25.6 100 41.25 43.74 681.0
中速 12.8 50 20.63 21.87 1362
低速 3.2 12.5 5.1562 5.468 5448
最大速度 32.768 256 64 26.4 28.00 1064
高速 25.6 50 20.625 21.87 1362
中速 12.8 25 10.31 10.93 2724
低速 3.2 6.25 2.578 2.734 10895
最大速度 32.768 512 32 13.2 14.00 2126
高速 25.6 25 10.312 10.935 2721
中速 12.8 12.5 5.156 5.467 5443
低速 3.2 3.125 1.289 1.367 21770
最大速度 32.768 1024 16 6.6 7.998 4251
高速 25.6 12.5 5.156 5.467 5441
中速 12.8 6.25 2.578 2.734 10883
低速 3.2 1.5625 0.645 0.6834 43530
最大速度 32.768 2048 8 3.3 3.499 8501
高速 25.6 6.25 2.578 2.734 10881
中速 12.8 3.125 1.289 1.367 21762
低速 3.2 0.78125 0.322 0.3417 87050
最大速度 32.768 4096 4 1.65 1.750 17001
高速 25.6 3.125 1.289 1.367 21761
中速 12.8 1.5625 0.645 0.6834 43522
低速 3.2 0.390625 0.161 0.1709 174090
(1) 当启用模拟输入缓冲器后，延迟时间增加 8/fCLK (µs)。