TMUX1574
- 宽电源电压范围：1.5V 至 5.5V
- 低导通电容：7.5pF
- 低导通电阻：2Ω
- 高带宽：2GHz
- 工作温度范围：-40°C 至 +125°C
- 兼容 1.8V 逻辑电平
- 支持超出电源电压范围的输入电压
- 逻辑引脚上的集成下拉电阻器
- 双向信号路径
- 失效防护逻辑
- 高达 3.6V 信号的关断保护
- 引脚排布与 SN74CBTLV3257 兼容
TMUX1574 是一款互补金属氧化物半导体 (CMOS) 开关。TMUX1574 提供具有 4 个通道的 2:1 SPDT 开关配置。1.5V 至 5.5V 的宽运行电源电压范围 使其 可用于从服务器和通信设备到工业应用的各种 应用理想之选。该器件可在源极 (SxA, SxB) 和漏极 (Dx) 引脚上支持双向模拟和数字信号，并且可以传递高于电源的信号（高达 VDD x 2），最大输入/输出电压为 5.5V。
TMUX1574 的信号路径上高达 3.6V 的关断保护可在移除电源电压 (VDD = 0V) 时提供隔离。如果没有该保护功能，开关可通过内部 ESD 二极管为电源轨进行反向供电，从而对系统造成潜在损坏。
失效防护逻辑 电路允许在施加电源引脚上的电压之前，先施加逻辑控制引脚上的电压，从而保护器件免受潜在的损害。所有控制输入都具有兼容 1.8V 逻辑电平的阈值，当器件在有效电源电压范围内运行时，这些阈值可确保 TTL 和 CMOS 逻辑兼容性。逻辑引脚上带有集成下拉电阻 无需外部组件，可减少系统尺寸与成本。
技术文档
= 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索，并重试。
查看全部 13 设计和开发
如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。
评估板
16DYYPWEVM — Test board for SOT-23 THIN (DYY) and TSSOP (PW) packages
16DYYPWEVM 测试板提供了两种尺寸的 SOT-23 THIN (DYY) 和 TSSOP (PW) 封装。 此测试板用于对采用 16 引脚 SOT-23 THIN (DYY) 和 TSSOP (PW) 封装的集成电路进行快速原型设计和测试。
评估板
TMAG5110-5111EVM — 适用于 TMAG511x 高灵敏度 2D 双通道霍尔效应锁存器的评估模块
TMAG5110-5111EVM 是一款具有两个霍尔锁存器的旋转编码板，这两个锁存器具有用于实现正交 (TMAG5110) 以及速度和方向输出 (TMAG5111) 的单独电路。它有两个不同的磁体以及两种磁体放置选项，可实现不受磁极间距和磁体位置影响的双锁存器功能。
评估板
TMUXBQB-DYYEVM — 采用 16 引脚 BQB、DYY 和 PW 封装的通用 TMUX 评估模块
TMUXBQB-DYYEVM 支持对采用 16 引脚 TSSOP (PW)、WQFN (BQB) 和 SOT-23 THIN (DYY) 封装的 TI TMUX 产品系列进行快速原型设计和直流表征。
接口适配器
LEADED-ADAPTER1 — 用于快速测试 TI 5、8、10、16 和 24 引脚引线式封装的表面贴装转 DIP 接头适配器
EVM-LEADED1 板可对 TI 的常见引线式封装进行快速测试和电路板试验。该评估板具有足够的空间，可将 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面贴装封装转换为 100mil DIP 接头。
接口适配器
LEADLESS-ADAPTER1 — 用于测试 TI 6、8、10、12、14、16 和 20 引脚无引线封装的表面贴装转 DIP 接头适配器
EVM-LEADLESS1 板可对 TI 的常见引线式封装进行快速测试和电路板试验。该评估板具有足够的空间，可将 TI 的 DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW、RTE、RTJ、RUK、RUC、RUG、RUM、RUT 和 YZP 表面贴装封装转换为 100mil DIP 接头。
参考设计
TIDEP-01001 — 车辆乘员检测参考设计
该参考设计演示了如何使用 AWR6843（具有集成 DSP 的 60GHz 单芯片毫米波传感器）作为车辆乘员检测 (VOD) 和车内儿童检测 (CPD) 传感器，实现车内生命形式检测。该设计提供了一个在 C674x DSP 上运行的参考软件处理链，可生成热图来检测 ±60 度视场 (FOV) 内的乘员。
其他信息
使用雷达检测车内乘员的参考软件处理链。
参考设计
TIDA-010131 — 适用于雷达和无线 5G 测试仪的多通道射频收发器时钟参考设计
相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟，具备精细的延迟调节功能，可实现最低的通道间偏差和最佳的系统性能，如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR (...)
参考设计
TIDA-01572 — 数字输入、D 类、IV 感应音频放大器的立体声评估模块参考设计
此参考设计可提供用于 PC 应用的高性能立体声音频子系统。它由电压范围为 4.5V 至 16V 的单电源供电并采用 TAS2770，该器件是一款数字输入 D 类音频放大器，可提供出色的噪声和失真性能并采用 WCSP 和 QFN 封装。该设计还包含两个低压降固定电压稳压器，即 TL760M33 和 TPS73618，它们分别生成必需的 3.3V 和 1.8V 系统电源轨。该参考设计的多功能数字输入接口允许使用各种输入格式，同时针对电压和电流感应、电源电压 (VBAT) 和温度提供输出数据。该参考设计还包含多路复用功能，允许将多个输入源用作数字输入。此外，TAS2770 (...)
参考设计
TIDA-01021 — 适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计
High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
参考设计
TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计
高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏斜低于 (...)
参考设计
TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计
高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏差低于 (...)
参考设计
TIDEP0057 — 基于 PRU-ICSS 并采用 AM437x 的多协议数字位置编码器主接口参考设计
这是一个具有可编程实时单元和工业通信子系统 (PRU-ICSS) 的 Sitara™ 处理器上的工业通信参考设计。此设计介绍集成式多协议数字位置编码器主接口支持。支持的数字位置编码器主协议是 EnDat 2.2、HIPERFACE DSL ® 和 BiSS C。集成多协议编码器主接口的优点是无需额外的现场可编程门阵列 (FPGA)、专用集成电路 (ASIC) 和可编程逻辑器件 (PLD) 即可工作，同时支持多种编码器协议以节省成本和减少布板空间。该参考设计利用了单芯片驱动器评估板 (TMDSIDK437X) 和绝对位置编码器参考设计 (TIDA-00179) 的通用数字接口。
参考设计
TIDA-00179 — 绝对位置编码器的通用数字接口参考设计
TIDA-00179 是符合 EMC 标准的通用数字接口，可连接 EnDat 2.2、BiSS®、SSI 或 HIPERFACE DSL® 等绝对位置编码器。此参考设计支持 15V 至 60V（标称电压为 24V）的宽输入电压范围。具有 3.3V 逻辑 I/O 信号的连接器支持与 Sitara AM437x 或 Delfino F28379 等主机处理器直接连接，从而运行相应的主协议。
Sitara AM437x（EnDat2.2、BiSS 和 HIPERFACE DSL）或 Delfino DesignDRIVE（EnDat2.2 和 BiSS）提供主器件实现。此设计支持主机处理器选择 4 (...)
| 封装 | 引脚数 | 下载 |
|---|---|---|
| SOT-23-THIN (DYY) | 16 | 了解详情 |
| TSSOP (PW) | 16 | 了解详情 |
| UQFN (RSV) | 16 | 了解详情 |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。