摘要
本迁移指南介绍了在 F2837x、F2838x、F28P65x 和 F29H85x C2000™ MCU 之间迁移时需要考虑的硬件和软件差异，其中 F28P65x 在各个部分以第 3 代器件为例。虽然从 C28x 到 C29x 的 CPU 系统有所改进，但两个 MCU 之间的方框图未直观显示模块的相似或不同之处。由于模块之间会存在巨大差异，因此有一个章节专门介绍 C29x 中架构的改进。还重点介绍了采用器件比较表中所有可用封装时两种器件的独特功能。为便于在第 3 代和第 4 代器件之间进行应用和硬件迁移，新的 PCB 硬件部分提供了有关如何使用 F29H85x 新设计进行操作的指南。此器件具有许多新特性，有一些章节介绍了所做的新变更以及每项特性带来哪些价值。这为在两种器件之间的迁移提供了有关硬件设计和信号路由的参考。
商标
C2000™ and Code Composer Studio™are TMs ofTI corporate name.
Other TMs
1 F2837x、F2838x、F28P65x 和 F29H85x 之间的特性差异
从第 3 代器件迁移到 F29H85x 时，不支持插入式引脚兼容性。在迁移到 F29H85x 时，用户需要相应地映射引脚资源。
1.1 F28x 到 F29x 功能变更概述
图 1-1 展示了新的 CPU 子系统及相关外设。表 1-1 展示了 F2837x、F2838x、F28P65x 和 F29H85x 器件超集器件型号的特性比较。
图 1-1 F29H85x 方框图| 特性 | F2837x | F2838x | F28P65x | F29H85x | |
|---|---|---|---|---|---|
| C2000 CPU 子系统 | |||||
| CPU 类型 | C28x | C28x | C28x | C29x | |
| CPU 数量 | 2 | 2 | 2 | 3 | |
| CPU 频率 (MHz) | 200 | 200 | 200 | 200 | |
| 32 位和 64 位浮点单元 (FPU) | 是 | 是 | 是 | 是（CPU1/2 - 32 位、CPU3 - 32 位和 64 位） | |
| CPU 锁步 | 否 | 否 | 是（CPU2 和影子 CPU2 之间的锁步） | 是（CPU1/CPU2 支持锁步） | |
| 相对性能 | |||||
| 信号链性能 | - | 3 倍速度提升 | |||
| FFT 性能 | - | 5 倍速度提升 | |||
| 中断响应 | - | 4 倍速度提升 | |||
| 通用代码 | - | 3 倍速度提升 | |||
| 存储器 | |||||
| 闪存 | 1MB | 1MB | 1.28MB | 4MB + 256KB（数据组） | |
| RAM | 204KB | 216KB | 248KB | 452KB | |
| 系统 | |||||
| CLA | 2 | 2 | 1（仅 CPU1） | 否 | |
| 外部存储器接口 (EMIF) | 2 | 2 | 1 | 1 | |
| DMA | 每个 CPU 1 个（6 个通道） | 每个 CPU 1 个（6 个通道） | 每个 CPU 1 个（6 个通道） | 2 个实时 DMA（每个 10 个通道） | |
| 数据记录器和跟踪 (DLT) | 否 | 否 | 否 | 是 | |
| 嵌入式图形发生器 (EPG) | 否 | 否 | 是 | 是 | |
| 嵌入式实时分析和诊断 (ERAD) | 否 | 是 | 每个 CPU 1 个（2 类） | 每个 CPU 1 个（5 类） | |
| CPU 计时器 | 每个 CPU 3 个 | 每个 CPU 3 个 | 每个 CPU 3 个 | 每个 CPU 3 个 | |
| 模拟外设 | |||||
| ADC 16/12 位 | ADC 数量 | 4 | 4 | 3 | 2 |
| 16 位 MSPS | 1.1 | 1.1 | 1.19 | 1.19 | |
| 16 位转换时间 (ns) | 915 | 915 | 840 | 840 | |
| 12 位 MSPS | 3.5 | 3.5 | 3.92 | 3.92 | |
| 12 位转换时间 (ns) | 280 | 280 | 255 | 255 | |
| ADC 12 位 | ADC 数量 | 否 | 否 | 否 | 3 |
| MSPS | - | - | - | 3.92 | |
| 转换时间 (ns) | - | - | - | 255 | |
| 温度传感器 | 1 | 1 | 1 | 1 | |
| 缓冲 DAC — 2 类 | 3 | 3 | 2 | 2 | |
| CMPSS - 6 类 | 8 | 8 | 11 | 12 | |
| 控制外设 | |||||
| eCAP - 3 类 | 模块总数 | 6 - 0 类 | 7 - 2 类 | 7 | 6 |
| 支持 HRCAP | 0 | 2（eCAP6、eCAP7） | 2（eCAP6、eCAP7） | 2（eCAP5、eCAP6） | |
| ePWM – 5 类 | 总通道数 | 24 - 4 类 | 32 - 4 类 | 36 | 36 |
| 支持 HRPWM | 16 | 16 | 36 | 36 | |
| eQEP - 2 类 | 3 | 3 | 6 | 6 | |
| 可配置逻辑块 (CLB) – 3 类 | 4 个逻辑块 | 8 个逻辑块 | 6 个逻辑块 | 6 个逻辑块 | |
| Σ-Δ 滤波器模块 (SDFM) 通道 – 2 类 | 8 - 0 类 | 8 | 16 通道（4 个 SDFM 模块） | 16 通道（4 个 SDFM 模块） | |
| 通信外设 | |||||
| 用于控制自动化技术的以太网 (EtherCAT) | 否 | 是 | 是 | 是 | |
| 控制器局域网 (CAN) 2.0B - 0 类 | 2 | 2 | 1 | 否 | |
| 具有灵活数据速率的 CAN (CAN FD) - 2 类 | 0 | 1 | 2 | 6 | |
| 快速串行接口 (FSI) RX – 2 类 | 0 | 8 - 1 类 | 4 | 4 | |
| 快速串行接口 (FSI) TX – 2 类 | 0 | 2 - 1 类 | 2 | 4 | |
| 内部集成电路 (I2C) | 2（0 类） | 2（0 类） | 2（1 类） | 2（2 类） | |
| 本地互连网络 (LIN) - 1 类 | 0 | 0 | 2 | 2 | |
| 电源管理总线 (PMBus) 1.1 – 0 类 | 0 | 1 | 1 | 1 | |
| 高速 UART (HS-UART) – 1 类 | 0 | 1 (CM) | 2 | 6 | |
| 单边沿半字节传输 (SENT) – 1 类 | 0 | 0 | 否 | 6 | |
| 串行外设接口 (SPI) - 2 类 | 3 | 4 | 4 | 5 | |
| 串行通信接口 (SCI) - 0 类 | 4 | 4 | 2 - UART 兼容 | 否 | |
| 通用串行总线 (USB) - 0 类 | 1 | 1 | 1 | 否 | |
| 安全与安防 | |||||
| 双区域代码安全模块 (DCSM) | 否 | 是 | 是 | 否 | |
| 错误信令模块 (ESM) | 否 | 否 | 否 | 是 | |
| 硬件安全模块 (HSM) | 否 | 否 | 否 | 是 | |
| 逻辑开机自检 (LPOST) | 否 | 否 | 否 | 是 | |
| 存储器开机自检 (MPOST) | 否 | 否 | 否 | 是 | |
| 功能安全和信息安全 (SSU) 模块 | 否 | 否 | 否 | 是 | |
| 波形分析和诊断 (WADI) | 否 | 否 | 否 | 是 | |
| 功能安全 | ASIL B/SIL 2 | ASIL B/SIL2 | ASIL B/SIL2 | ASIL D/SIL3 | |
| IO 类型 | F2837x | F2838x | F28P65x | F29H85x |
|---|---|---|---|---|
| 数字 | ||||
| AIO（具有数字输入的模拟） | 41 | - | 13 | 16 |
| AGPIO（具有数字输入和输出的模拟） | - | 11 | 8 | |
| 附加 GPIO | - | 4（2 个来自 JTAG，2 个来自 X1/X2） | 5（ERRORSTS、TDI、TDO、X1、X2） | |
| 标准 GPIO | - | 49 | 41 | |
| 总 GPIO | - | 60 | 46 | |
| 总 GPIO + AIO | - | 73 | 70 | |
| 模拟 | ||||
| ADC 通道（单端、所有模块） | 24 | - | 24 | 24 |
| ADC 通道（差分、ADC AB） | 12 | - | 11 | 6 |
| IO 类型 | F2837x | F2838x | F28P65x | F29H85x |
|---|---|---|---|---|
| 数字 | ||||
| AIO（具有数字输入的模拟） | 97 | 97 | 14 | 28 |
| AGPIO（具有数字输入和输出的模拟） | 22 | 26 | ||
| 附加 GPIO | 4（2 个来自 JTAG，2 个来自 X1/X2） | 5（ERRORSTS、TDI、TDO、X1、X2） | ||
| 标准 GPIO | 106 | 81 | ||
| 总 GPIO | 128 | 86 | ||
| 总 GPIO + AIO | 142 | 140 | ||
| 模拟 | ||||
| ADC 通道（单端、所有模块） | 20 | 20 | 36 | 54 |
| ADC 通道（差分、ADC AB） | 9 | 9 | 18 | 13 |
| IO 类型 | F2837x | F2838x | F28P65x | F29H85x |
|---|---|---|---|---|
| 数字 | ||||
| AIO（具有数字输入的模拟） | - | - | 18 | 54 |
| AGPIO（具有数字输入和输出的模拟） | - | - | 22 | 26 |
| 附加 GPIO | - | - | 4（2 个来自 JTAG，2 个来自 X1/X2） | 5（ERRORSTS、TDI、TDO、X1、X2） |
| 标准 GPIO | - | - | 163 | 105 |
| 总 GPIO | - | - | 185 | 110 |
| 总 GPIO + AIO | - | - | 203 | 190 |
| 模拟 | ||||
| ADC 通道（单端、所有模块） | - | - | 40 | 80 |
| ADC 通道（差分、ADC AB） | - | - | 19 | 16 |
2 C29x 架构
C28x 内核基于可靠的实时功能和快速信号链，正在向新一代 C29x 内核发展。C29x 的这种变化有助于提高整体性能并增加各类实时应用的市场份额。本节介绍 C29x 的新架构，并概述 C28x 已添加和改进的新功能。
2.1 C29x 架构概述
C29 CPU 采用增强型 VLIW（超长指令字）架构，并配备全面保护式流水线。C29 支持多种指令大小（16、32 和 48 位）以及包含并行执行指令的可变指令数据包大小。这由 CPU 内可以同时执行的多个功能单元实现。总共 64 个工作寄存器支持 CPU 中的并行操作。除了工作寄存器外，CPU 还包含多个状态寄存器，用于维护与执行和中断上下文相关的不同信息。C29x 的主要特性如表 2-1 中所示。
| 特性 | 备注 |
|---|---|
| 易于使用 |
|
| 改进并行性 |
|
| 提高总线吞吐量 |
|
| 代码效率 |
|
| ASIL-D 安全能力 |
|
| 多区域安全 |
|
| 增强调试和跟踪功能 |
|
除了 C29x 的功能改进之外，还有几个新的 IP 可用于 CPU 周围更快的信号链和更安全的环境。
2.1.1 外设中断优先级和扩展 (PIPE)
在 C28x 中，主中断控制器是外设中断扩展 (PIE)。在 C29x 中，主中断控制器是外设中断优先级和扩展 (PIPE)。PIPE 模块对器件上的外设中断进行仲裁。每个时钟周期对所有产生的中断进行仲裁，优先级最高的中断施加到相应的 CPU 中断线路（NMI、RTINT 或 INT）。PIPE 模块负责为 CPU 提供 NMI、RTINT、INT 和 RESET 矢量地址。PIPE 能够定制中断和硬件嵌套的顺序。有关更多信息，请参阅 F29H85x 和 F29P58x 实时微控制器技术参考手册。
图 2-1 PIE 架构
图 2-2 PIPE 架构| 特性 | C28x PIE | C29x PIPE |
|---|---|---|
| 硬件优先级划分 | 否（仅软件） | 是 |
| 硬件仲裁 | 否（仅软件） | 是 |
| 硬件嵌套 | 否 | 是（可以使用组阻止） |
| 外设中断类型 | 1 | 2 (RTINT/INT) |
| 栈溢出跟踪 | 否 | 是 |
| 外设中断计数 | 192（在大多数器件上） | 256 |
2.1.2 功能安全和信息安全模块 (SSU)
功能安全和信息安全 (SSU) 充当 C29 CPU 与存储器和外设之间的防火墙。SSU 的主要作用是在每次 CPU 访问芯片上外设和存储器期间强制执行运行时安全保护。此外，SSU 控制器件上的调试访问和闪存控制器操作。
图 2-3 SSU-CPU 耦合接口2.1.3 实时 DMA (RTDMA)
实时 (RTDMA) 提供了一种在外设和存储器之间传输数据的硬件方法，无需 CPU 实时干预。每个 (2) F29H85x RTDMA 模块都具有十个独立的用户可配置 RTDMA 通道，这些通道具有相应的管道矢量映射中断，从而在 RTDMA 传输开始或完成时通知 CPU。所有十个通道均可配置为四个优先级之一，其中一个选定通道的优先级高于其他通道。表 2-3 展示了 C28x DMA 和新的 C29x RTDMA 之间的差异。有关更多信息，请参阅 F29H85x 和 F29P58x 实时微控制器技术参考手册。
| 特性 | C28x DMA | C29x RTDMA |
|---|---|---|
| 通道数量 |
(6) 具有固定优先级的通道 |
(10) 具有 (4) 个软件可配置优先级的通道 |
| 突发模式 | 否 | 是（对于通过 EMIF 进行数据传输） |
| 数据传输大小 | 16 位和 32 位数据传输 | 8、16、32 和 64 位数据传输 |
| 读取/写入接口 | (1) 读取/写入总线 – 3 个周期/字，无仲裁 | (2) 独立读取/写入总线 - 1 个周期/字，无仲裁 |
| 触发源 | 仅系统级 | 系统级，内部通道至通道链接 |
| 安全 | 不适用 | 由系统级功能安全和信息安全单元 (SSU) 配置的集成存储器保护单元 |
| 安全性 | 不适用 | 集成通道特定安全区 |
| 传输控制 | 线性和循环寻址模式（一次性、连续、通道中断） | |
| 电平/边沿触发 | 由触发输入上的边沿触发 | |
图 2-4 RTDMA 方框图2.1.4 锁步比较模块 (LCM)
锁步模式配置将支持包括集成 PIPE 和 RTDMA 在内的 CPU1 和 CPU2 实例，以检测安全关键型应用的永久和瞬态故障。CPU 可以配置为单模块（器件上没有 CPU2）或锁步（锁步模式下的 CPU1 和 CPU2）或双模块（作为独立内核运行的 CPU1 和 CPU2，也称为分离锁定模式）。锁步功能仅在某些器件型号上可用。有关支持锁步的器件型号，请参阅器件特定数据表中的器件比较 表。有关锁步比较器模块 一节的完整详细信息，请参阅 F29H85x 和 F29P58x 实时微控制器技术参考手册。
LCM 涵盖了多个 IP：
- C29 CPU 子系统（包括 C29x CPU、PIPE、计时器、ERAD 和 DLT）
- RTDMA
| CPU1 和 CPU2 | CPU1 | CPU2 |
|---|---|---|
| 单核 | 可用 | 时钟门控 |
| SL（分离锁） | 独立内核 | 独立内核 |
| LS（锁步） | 内核在锁步模式下作为单个 CPU1 运行 | |
