ZHDS072 January   2026 ADS1278QML-SP

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 质量合格检验
    7. 5.7 时序要求:SPI 格式
    8. 5.8 时序要求:帧同步格式
    9. 5.9 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  采样孔径匹配
      2. 6.3.2  频率响应
        1. 6.3.2.1 高速、低功耗及低速模式
        2. 6.3.2.2 高分辨率模式
      3. 6.3.3  相位响应
      4. 6.3.4  趋稳时间
      5. 6.3.5  数据格式
      6. 6.3.6  模拟输入(AINP、AINN)
      7. 6.3.7  电压基准输入(VREFP、VREFN)
      8. 6.3.8  时钟输入 (CLK)
      9. 6.3.9  模式选择 (MODE)
      10. 6.3.10 同步 (SYNC)
      11. 6.3.11 断电 (PWDN)
      12. 6.3.12 Format[2:0]
      13. 6.3.13 串行接口协议
      14. 6.3.14 SPI 串行接口
        1. 6.3.14.1 SCLK
        2. 6.3.14.2 DRDY/FSYNC(SPI 格式)
        3. 6.3.14.3 DOUT
        4. 6.3.14.4 DIN
      15. 6.3.15 帧同步串行接口
        1. 6.3.15.1 SCLK
        2. 6.3.15.2 DRDY/FSYNC(帧同步格式)
        3. 6.3.15.3 DOUT
        4. 6.3.15.4 DIN
      16. 6.3.16 DOUT 模式
        1. 6.3.16.1 TDM 模式
        2. 6.3.16.2 TDM 模式,固定位置数据
        3. 6.3.16.3 TDM 模式,动态位置数据
        4. 6.3.16.4 离散数据输出模式
      17. 6.3.17 菊花链
      18. 6.3.18 调制器输出
      19. 6.3.19 使用 Test[1:0] 输入进行引脚测试
      20. 6.3.20 VCOM 输出
    4. 6.4 器件功能模式
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 社区资源
    3. 8.3 商标
  10. 修订历史记录
  11. 10机械、封装和可订购信息

电压基准输入(VREFP、VREFN)

ADS1278QML-SP ADC 的电压基准是 VREFP 和 VREFN 之间的差分电压:VREF = (VREFP – VREFN)。该电压基准通用于所有通道。基准输入使用类似于模拟输入结构的结构,基准输入上有等效电路,如图 6-13 所示。与模拟输入一样,开关电容器提供的负载可以用有效阻抗建模,如图 6-14 所示。但是,基准输入阻抗除了取决于 fMOD 之外,还取决于活动(已启用)通道的数量。由于启用和禁用通道导致基准输入阻抗发生变化,因此必须注意外部基准的调节和稳定时间,以免影响读数。

ADS1278QML-SP 等效基准输入电路图 6-13 等效基准输入电路
ADS1278QML-SP 有效基准阻抗图 6-14 有效基准阻抗

ESD 二极管保护基准输入。为防止这些二极管导通,请确保基准引脚上的电压不得比 AGND 低 0.4V 以上,并且同时也不会超出 AVDD 达 0.4V。如果这些条件可能存在,可能需要外部肖特基钳位二极管或串联电阻器将输入电流限制在安全值(请参阅绝对最大额定值表)。

请注意,基准输入的有效工作范围限制为以下参数:

-0.1V ≤ VREFN ≤ +0.1V

VREFN + 0.5V ≤ VREFP ≤ AVDD + 0.1V