ZHDS072 January   2026 ADS1278QML-SP

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 质量合格检验
    7. 5.7 时序要求:SPI 格式
    8. 5.8 时序要求:帧同步格式
    9. 5.9 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  采样孔径匹配
      2. 6.3.2  频率响应
        1. 6.3.2.1 高速、低功耗及低速模式
        2. 6.3.2.2 高分辨率模式
      3. 6.3.3  相位响应
      4. 6.3.4  趋稳时间
      5. 6.3.5  数据格式
      6. 6.3.6  模拟输入(AINP、AINN)
      7. 6.3.7  电压基准输入(VREFP、VREFN)
      8. 6.3.8  时钟输入 (CLK)
      9. 6.3.9  模式选择 (MODE)
      10. 6.3.10 同步 (SYNC)
      11. 6.3.11 断电 (PWDN)
      12. 6.3.12 Format[2:0]
      13. 6.3.13 串行接口协议
      14. 6.3.14 SPI 串行接口
        1. 6.3.14.1 SCLK
        2. 6.3.14.2 DRDY/FSYNC(SPI 格式)
        3. 6.3.14.3 DOUT
        4. 6.3.14.4 DIN
      15. 6.3.15 帧同步串行接口
        1. 6.3.15.1 SCLK
        2. 6.3.15.2 DRDY/FSYNC(帧同步格式)
        3. 6.3.15.3 DOUT
        4. 6.3.15.4 DIN
      16. 6.3.16 DOUT 模式
        1. 6.3.16.1 TDM 模式
        2. 6.3.16.2 TDM 模式,固定位置数据
        3. 6.3.16.3 TDM 模式,动态位置数据
        4. 6.3.16.4 离散数据输出模式
      17. 6.3.17 菊花链
      18. 6.3.18 调制器输出
      19. 6.3.19 使用 Test[1:0] 输入进行引脚测试
      20. 6.3.20 VCOM 输出
    4. 6.4 器件功能模式
  8. 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 社区资源
    3. 8.3 商标
  10. 修订历史记录
  11. 10机械、封装和可订购信息

详细设计过程

要从 ADS1278QML-SP 获得指定的性能,必须考虑以下布局和元件指南。

  1. 电源:该器件需要三个电源才能工作:DVDD、IOVDD 和 AVDD。DVDD 的允许范围为 1.65V 至 1.95V;IOVDD 的范围为 1.65V 至 3.6V;AVDD 限制为 4.75V 至 5V。对于所有电源,请使用一个 10μF 钽电容器,该电容器通过 0.1μF 陶瓷电容器进行旁路,并靠近器件引脚放置。或者,可以使用单个 10μF 陶瓷电容器。电源必须相对无噪声,不得与产生电压尖峰的器件(例如继电器、LED 显示驱动器等)共用。如果使用开关电源,则电压纹波必须较低(小于 2mV)且开关频率超出转换器通带。
  2. 接地平面:可以使用连接 AGND 及 DGND 引脚的单个接地平面。如果使用单独的数字接地和模拟接地,请在转换器处将接地端连接在一起。
  3. 数字输入:使用 50Ω 串联电阻器,源端接器件的数字输入。电阻器必须放置在靠近数字源驱动端(振荡器、逻辑门、DSP 等)的位置,此放置有助于减少数字线路上的振铃(振铃会导致 ADC 性能下降)。
  4. 模拟/数字电路:将模拟电路(输入缓冲器,基准)和相关的轨迹放置在一起,使它们远离数字电路(DSP、微控制器、逻辑)。避免数字引线穿过模拟引线以减少噪声耦合及串扰。
  5. 基准输入:在基准输入 VREFP 与 VREFN 之间直接使用具有 0.1μF 陶瓷电容器的最小 10μF 钽电容器。基准输入必须由低阻抗源驱动。为了获得出色性能,基准电压的带内噪声必须小于 3μVRMS。如果噪声高于该水平的基准,可能需要外部基准滤波。
  6. 模拟输入:为了实现指定性能,模拟输入引脚必须以差分方式驱动。真差分驱动器或变压器(交流应用)可用于此目的。使用较短的直接布线将模拟输入布线(AINP、AINN)作为一对布线从缓冲器路由到转换器,并远离数字引线。必须在模拟输入引脚 AINP 与 AINN 之间直接使用 1nF 至 10nF 的电容器。必须使用低 k 电介质(例如 COG 或者薄膜类型)来保持低 THD。可以使用从每个模拟输入到接地的电容器。这些电容器不得大于差分电容器尺寸的 1/10(通常为 100pF),以保持交流共模性能。
  7. 元件放置:将电源、模拟输入及基准输入旁路电容器尽可能靠近器件引脚放置。此布局对于值较小的陶瓷电容器尤其重要。与较小的陶瓷电容器相比,较大的(大容量)去耦电容器距离器件更远。