ZHDS072 January   2026 ADS1278QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 质量合格检验
    7. 5.7 时序要求：SPI 格式
    8. 5.8 时序要求：帧同步格式
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  采样孔径匹配
      2. 6.3.2  频率响应
        1. 6.3.2.1 高速、低功耗及低速模式
        2. 6.3.2.2 高分辨率模式
      3. 6.3.3  相位响应
      4. 6.3.4  趋稳时间
      5. 6.3.5  数据格式
      6. 6.3.6  模拟输入（AINP、AINN）
      7. 6.3.7  电压基准输入（VREFP、VREFN）
      8. 6.3.8  时钟输入 (CLK)
      9. 6.3.9  模式选择 (MODE)
      10. 6.3.10 同步 (SYNC)
      11. 6.3.11 断电 (PWDN)
      12. 6.3.12 Format[2:0]
      13. 6.3.13 串行接口协议
      14. 6.3.14 SPI 串行接口
        1. 6.3.14.1 SCLK
        2. 6.3.14.2 DRDY/FSYNC（SPI 格式）
        3. 6.3.14.3 DOUT
        4. 6.3.14.4 DIN
      15. 6.3.15 帧同步串行接口
        1. 6.3.15.1 SCLK
        2. 6.3.15.2 DRDY/FSYNC（帧同步格式）
        3. 6.3.15.3 DOUT
        4. 6.3.15.4 DIN
      16. 6.3.16 DOUT 模式
        1. 6.3.16.1 TDM 模式
        2. 6.3.16.2 TDM 模式，固定位置数据
        3. 6.3.16.3 TDM 模式，动态位置数据
        4. 6.3.16.4 离散数据输出模式
      17. 6.3.17 菊花链
      18. 6.3.18 调制器输出
      19. 6.3.19 使用 Test[1:0] 输入进行引脚测试
      20. 6.3.20 VCOM 输出
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 社区资源
    3. 8.3 商标
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

7.3 电源相关建议

ADS1278QML-SP 有三个电源：AVDD、DVDD 和 IOVDD。AVDD 是为调制器供电的模拟电源，DVDD 是为数字内核供电的数字电源，IOVDD 是数字 I/O 电源。如果需要，可将 IOVDD 和 DVDD 电源连接在一起 (1.8V)。为了达到额定性能，必须将 0.1μF 和 10μF 电容器尽可能靠近电源引脚放置，以旁路掉电源。可以用单个 10μF 陶瓷电容器替代两个电容器。

图 7-3 显示了 ADS1278QML-SP 的启动序列。上电时，首先启动 DVDD 电源，然后是 IOVDD，最后是 AVDD。检查电源序列的顺序是否正确，包括每个电源的斜升速率。如果电源连接在一起，则可以对 DVDD 和 IOVDD 同时进行时序控制。每个电源都有一个内部复位电路，其输出相加可生成全局上电复位。电源超过复位阈值后，在转换器启动转换过程之前会对 218 fCLK 周期进行计数。在 CLK 周期之后， ADS1278QML-SP 抑制 129 次转换的数据，从而能够输出完全稳定的数据。在 SPI 协议中，DRDY 在此间隔内保持高电平。在帧同步协议中，DOUT 被强制为零。必须在驱动任何模拟或数字引脚之前施加电源。为了获得一致的性能，请在器件上电后首次显示数据时将 SYNC 置为有效。

ADS1278QML-SP 启动序列图 7-3 启动序列