ZHDA081 March   2026 AM13E23019

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2原理图设计
    1. 2.1  封装和器件选择
    2. 2.2  数字外设
      1. 2.2.1 GPIO
      2. 2.2.2 XBAR
      3. 2.2.3 EPI
      4. 2.2.4 MCAN
      5. 2.2.5 UNICOMM
        1. 2.2.5.1 UART
        2. 2.2.5.2 I2C
        3. 2.2.5.3 SPI
    3. 2.3  控制外设
      1. 2.3.1 eQEP 和 eCAP
      2. 2.3.2 计时器
    4. 2.4  模拟外设
      1. 2.4.1 选择模拟引脚
      2. 2.4.2 模拟电压基准
      3. 2.4.3 ADC 输入
    5. 2.5  多路复用外设
    6. 2.6  电源
      1. 2.6.1 分立式电源解决方案
      2. 2.6.2 电源去耦和滤波
      3. 2.6.3 模拟电压基准
      4. 2.6.4 VSS/VSSA
      5. 2.6.5 功耗
    7. 2.7  复位
      1. 2.7.1 nRST 引脚
      2. 2.7.2 BSL 调用引脚
      3. 2.7.3 从 LPM 引脚唤醒
      4. 2.7.4 从 STOP/STANDBY 模式唤醒
      5. 2.7.5 从 SHUTDOWN 模式唤醒
      6. 2.7.6 AM13E230x 硬件平台示例
    8. 2.8  时钟
      1. 2.8.1 内部振荡器
      2. 2.8.2 外部晶体振荡器 (XTAL)
      3. 2.8.3 数字时钟输入
      4. 2.8.4 输出时钟生成
    9. 2.9  调试和仿真
      1. 2.9.1 调试接口
        1. 2.9.1.1 JTAG 和 SW-DP
        2. 2.9.1.2 迹线
      2. 2.9.2 调试探针
    10. 2.10 引导接口
      1. 2.10.1 UART 引导加载程序
      2. 2.10.2 I2C 引导加载程序
      3. 2.10.3 MCAN 引导加载程序
    11. 2.11 未使用的引脚
  6. 3PCB 布局设计
    1. 3.1 布局设计概述
      1. 3.1.1 建议的布局实践
      2. 3.1.2 电路板尺寸
      3. 3.1.3 层堆叠
        1. 3.1.3.1 4 层堆叠
        2. 3.1.3.2 6 层堆叠
    2. 3.2 过孔
    3. 3.3 建议的电路板布局布线
    4. 3.4 放置元件
    5. 3.5 接地平面
    6. 3.6 信号布线迹线
    7. 3.7 散热注意事项
  7. 4EOS、EMI/EMC、ESD 注意事项
    1. 4.1 电过应力
    2. 4.2 EMI 和 EMC
    3. 4.3 静电放电
  8. 5摘要和检查清单
  9. 6参考资料
  10. 7修订历史记录

3.1.3.2 6 层堆叠

如果要使用所有器件 I/O，则使用 128 引脚 QFP（例如 AM13E230x controlSOM EVM）的设计可能需要 6 层 PCB。

6 层 PCB 堆叠图 3-3 6 层 PCB 堆叠
表 3-3 6 层 PCB 堆叠
层 利用率
覆铜 1（顶部） 顶层安装和信号布线
覆铜 2 GND 回路平面
覆铜 3 模拟信号布线
覆铜 4 电源布线
覆铜 5 GND 回路平面
覆铜 6（底部） 底层安装和信号布线

AM13E230x controlSOM 具有 6 层。由于器件上的引脚较多，因此增加了内部信号布线层，以便将敏感模拟信号与第 1 层和第 6 层上的数字信号布线隔离开。事实证明这么做可提升所布线外设的模拟性能。

表 3-4 EVM 堆叠特性
PCB 特性 128 引脚 QFP (controlSOM)
总层数 6
PCB 厚度 62mil +/-10%
信号/电源层具有相邻的 GND 基准 是
内核中心层厚度 28mil

AM13E230x controlSOM 在每个 PCB 层上布置以下元件：

6 层 AM13E230x PCB 系统堆叠图 3-4 6 层 AM13E230x PCB 系统堆叠