ZHCUD52 July   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 TPS7H5006-SEP
      2. 2.3.2 TPS7H6025-SEP
      3. 2.3.3 TPS7H1111-SEP
      4. 2.3.4 TPS7H4010-SEP
      5. 2.3.5 TPS73801-SEP
      6. 2.3.6 TPS7H3302-SEP
      7. 2.3.7 TPS7H3014-SEP
      8. 2.3.8 TPS7H2221-SEP
      9. 2.3.9 SN54SC6T14-SEP
  9. 3系统设计原理
    1. 3.1 0V8 分立式降压稳压器 (VCCINT)
      1. 3.1.1 VCCINT 负载阶跃
    2. 3.2 降压稳压器（集成）
      1. 3.2.1 1V2
      2. 3.2.2 1V2_VCCO
      3. 3.2.3 1V2_MEM
      4. 3.2.4 2V5_DDR_VPP
      5. 3.2.5 3V3_VCCO
    3. 3.3 线性稳压器
      1. 3.3.1 DDR 终端
      2. 3.3.2 0V92
      3. 3.3.3 1V5_GTY
      4. 3.3.4 1V5
      5. 3.3.5 5V0_SYS
    4. 3.4 时序控制
      1. 3.4.1 TPS7H3014-SP 序列发生器
      2. 3.4.2 TPS7H2221-SEP 放电电路
      3. 3.4.3 VCCINT 放电电路
  10. 4硬件、测试要求和测试结果
    1. 4.1 硬件要求
    2. 4.2 测试设置
    3. 4.3 测试结果
      1. 4.3.1 分立式降压稳压器 (VCCINT)
        1. 4.3.1.1 0V8
      2. 4.3.2 降压稳压器（集成）
        1. 4.3.2.1 1V2
        2. 4.3.2.2 1V2_VCCO
        3. 4.3.2.3 1V2_MEM
        4. 4.3.2.4 2V5_DDR_VPP
        5. 4.3.2.5 3V3_VCCO
      3. 4.3.3 线性稳压器
        1. 4.3.3.1 0V6_VTT
        2. 4.3.3.2 0V92
        3. 4.3.3.3 1V5_GTY
        4. 4.3.3.4 1V5
        5. 4.3.3.5 5V0_SYS
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 布局图
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  12. 6作者简介

3.3.3 1V5_GTY

选择 TPS7H1111-SEP 从 2V5_DDR 电源轨生成 1.5V 电源轨（对于偏置，选择 3V3_VCCO）。虽然 TPS7H1111-SEP 能够提供 1.5A 电流，但 Versal Edge VGTY_AVCCAUX 电源轨估计只需要 0.05A 电流。因此，LDO 的最大设计电流为 0.2A，以提供合理的裕度。

本设计选择 EVM 上使用 2 个 100μF 输出电容器。无需添加额外的陶瓷去耦电容器，因为 TPS7H1111-SEP 不需要它们即可实现良好的性能。但是，如果需要，可以在 FPGA 负载附近添加一个 100nF 电容器（布局中为此目的预留了位置）。设置 FB_PG 电阻器的大小，以使 PG 置为有效阈值出现在 VOUT 的 94.9% 处。必须仔细选择该阈值，以确保在启动期间 TPS7H1111-SEP 的电压在 Versal FPGA 的最大时序要求范围内斜升。此外，选择一个 2.2μF CSS 电容器而不是典型的 4.7μF 电容器，以便在启动期间提供额外的时序裕度。4.7μF 电容器提供的低噪声经确定对 Versal FPGA 并非关键要求。

图 3-17 显示了 1V5_GTY 原理图，图 3-20 显示了布局。

TIDA-050088 1V5_GTY 原理图图 3-19 1V5_GTY 原理图
TIDA-050088 1V5_GTY 布局图 3-20 1V5_GTY 布局