ZHCUD52 July   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 TPS7H5006-SEP
      2. 2.3.2 TPS7H6025-SEP
      3. 2.3.3 TPS7H1111-SEP
      4. 2.3.4 TPS7H4010-SEP
      5. 2.3.5 TPS73801-SEP
      6. 2.3.6 TPS7H3302-SEP
      7. 2.3.7 TPS7H3014-SEP
      8. 2.3.8 TPS7H2221-SEP
      9. 2.3.9 SN54SC6T14-SEP
  9. 3系统设计原理
    1. 3.1 0V8 分立式降压稳压器 (VCCINT)
      1. 3.1.1 VCCINT 负载阶跃
    2. 3.2 降压稳压器（集成）
      1. 3.2.1 1V2
      2. 3.2.2 1V2_VCCO
      3. 3.2.3 1V2_MEM
      4. 3.2.4 2V5_DDR_VPP
      5. 3.2.5 3V3_VCCO
    3. 3.3 线性稳压器
      1. 3.3.1 DDR 终端
      2. 3.3.2 0V92
      3. 3.3.3 1V5_GTY
      4. 3.3.4 1V5
      5. 3.3.5 5V0_SYS
    4. 3.4 时序控制
      1. 3.4.1 TPS7H3014-SP 序列发生器
      2. 3.4.2 TPS7H2221-SEP 放电电路
      3. 3.4.3 VCCINT 放电电路
  10. 4硬件、测试要求和测试结果
    1. 4.1 硬件要求
    2. 4.2 测试设置
    3. 4.3 测试结果
      1. 4.3.1 分立式降压稳压器 (VCCINT)
        1. 4.3.1.1 0V8
      2. 4.3.2 降压稳压器（集成）
        1. 4.3.2.1 1V2
        2. 4.3.2.2 1V2_VCCO
        3. 4.3.2.3 1V2_MEM
        4. 4.3.2.4 2V5_DDR_VPP
        5. 4.3.2.5 3V3_VCCO
      3. 4.3.3 线性稳压器
        1. 4.3.3.1 0V6_VTT
        2. 4.3.3.2 0V92
        3. 4.3.3.3 1V5_GTY
        4. 4.3.3.4 1V5
        5. 4.3.3.5 5V0_SYS
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 布局图
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  12. 6作者简介

3.3.1 DDR 终端

这里选择了 TPS7H3302-SEP 来端接 DDR4 存储器。该器件为 VTT 产生 ±3A 电流，为 VTTREF 产生 ±10mA 电流。VLDOIN 输入来自 1V2_MEM 电源轨，VDD 来自 3V3_VCCO 电源轨。选择的输出电容器为 3 个 150μF + 4 个 4.7μF，与 EVM 相同。根据 TPS7H3302-SEP 数据表，VTT 精度为 –2.5% 和 +5.0%(±1A)。

图 3-15 显示了 TPS7H3302-SEP 原理图，图 3-16 显示了布局。

TIDA-050088 DDR 终端原理图图 3-15 DDR 终端原理图
TIDA-050088 DDR 终端布局图 3-16 DDR 终端布局