ZHCUD52 July 2025
选择 TPS7H1111-SEP 从 2V5_DDR 电源轨生成 1.5V 电源轨(对于偏置,选择 3V3_VCCO)。Versal Edge VCCAUX 需要 0.7A,VCCAUX_SMON 和 VCCAUX_PMC 需要 0.3A。为了提供裕度,LDO 设计为最大电流 1.5A。
本设计选择 EVM 上使用 2 个 100μF 输出电容器。TPS7H1111-SEP 的输出端不添加额外的陶瓷去耦电容器。建议在 VCCAUX_SMON 电源轨上配备额外的铁氧体磁珠滤波器。在铁氧体磁珠之后,放置一个 100nF 电容器,以完全保持在 TPS7H1111-SEP 的推荐输出滤波器范围内。借助此滤波器和 TPS7H1111-SEP 的高 PSRR,可以构建低噪声 SMON 电源轨。设置 FB_PG 电阻器的大小,以使 PG 置为有效阈值出现在 VOUT 的 94.9% 处。必须仔细选择该阈值,以确保在启动期间 TPS7H1111-SEP 的电压在 Versal FPGA 的最大时序要求范围内斜升。此外,选择一个 2.2μF CSS 电容器而不是典型的 4.7μF 电容器,以便在启动期间提供额外的时序裕度。4.7μF 电容器提供的低噪声经确定对 Versal FPGA 并非关键要求。
请注意,1V5 的输出连接器显示的最大电流为 1.5A,1V5_SMON 连接器显示的最大电流为 0.4A。如果同时加载这些连接器,务必确保这些连接器的总负载不超过 1.5A。
图 3-21 显示了 1V5 原理图,图 3-22 显示了布局。
图 3-21 1V5 原理图
图 3-22 1V5 布局