ZHCUD52 July   2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 重点产品
      1. 2.3.1 TPS7H5006-SEP
      2. 2.3.2 TPS7H6025-SEP
      3. 2.3.3 TPS7H1111-SEP
      4. 2.3.4 TPS7H4010-SEP
      5. 2.3.5 TPS73801-SEP
      6. 2.3.6 TPS7H3302-SEP
      7. 2.3.7 TPS7H3014-SEP
      8. 2.3.8 TPS7H2221-SEP
      9. 2.3.9 SN54SC6T14-SEP
  9. 3系统设计原理
    1. 3.1 0V8 分立式降压稳压器 (VCCINT)
      1. 3.1.1 VCCINT 负载阶跃
    2. 3.2 降压稳压器（集成）
      1. 3.2.1 1V2
      2. 3.2.2 1V2_VCCO
      3. 3.2.3 1V2_MEM
      4. 3.2.4 2V5_DDR_VPP
      5. 3.2.5 3V3_VCCO
    3. 3.3 线性稳压器
      1. 3.3.1 DDR 终端
      2. 3.3.2 0V92
      3. 3.3.3 1V5_GTY
      4. 3.3.4 1V5
      5. 3.3.5 5V0_SYS
    4. 3.4 时序控制
      1. 3.4.1 TPS7H3014-SP 序列发生器
      2. 3.4.2 TPS7H2221-SEP 放电电路
      3. 3.4.3 VCCINT 放电电路
  10. 4硬件、测试要求和测试结果
    1. 4.1 硬件要求
    2. 4.2 测试设置
    3. 4.3 测试结果
      1. 4.3.1 分立式降压稳压器 (VCCINT)
        1. 4.3.1.1 0V8
      2. 4.3.2 降压稳压器（集成）
        1. 4.3.2.1 1V2
        2. 4.3.2.2 1V2_VCCO
        3. 4.3.2.3 1V2_MEM
        4. 4.3.2.4 2V5_DDR_VPP
        5. 4.3.2.5 3V3_VCCO
      3. 4.3.3 线性稳压器
        1. 4.3.3.1 0V6_VTT
        2. 4.3.3.2 0V92
        3. 4.3.3.3 1V5_GTY
        4. 4.3.3.4 1V5
        5. 4.3.3.5 5V0_SYS
  11. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 BOM
      3. 5.1.3 布局图
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  12. 6作者简介

3.1 0V8 分立式降压稳压器 (VCCINT)

0V8 电源轨主要用于为 VCCCINT 供电，有时也称为内核电源轨电压。该高电流轨使用由 TPS7H5006-SEP PWM 控制器、TPS7H6025-SEP GaN 半桥驱动器和 EPC Space EPC7019GC GaN FET 组成的分立式降压转换器。

之所以选择这些 GaN FET，是因为其导通电阻低且可用作耐辐射器件。为了支持 12V 至 0.8V 转换比的低占空比，使用了三个低侧 FET 和一个高侧 FET。这种不对称的 FET 选择有助于优化导通电阻和开关损耗。FET 由 TPS7H6025-SEP 栅极驱动器驱动。对于低侧 FET，确定 0Ω LOH 和 LOL 栅极电阻器可提供最快的导通和关断时间。对于高侧 FET，选择 0Ω HOL 栅极电阻器以实现最快的关断时间；但是，确定需要一个 3.3Ω 的 HOH 栅极电阻器来防止过高的导通速度，因为这可能耦合到低侧栅极。

降压转换器使用 DCR 电流检测在峰值电流模式控制下运行。为了提供足够的电流信号，增加了与电感器串联的额外电阻。此外，添加了比传统要求更多的斜率补偿，以进一步降低噪声并防止过多的开关节点抖动。

降压稳压器以 270kHz 的频率开关，这是在足够快的开关速度（以产生足够高的交叉频率）和合理小尺寸的电感器（以避免开关速度过快）之间进行折衷的结果，这可能会导致最短导通时间问题和效率降低。输出电容器网络的大小主要根据 Versal FPGA 的负载阶跃要求来确定。

使用连接到反馈引脚的电阻分压器来配置输出电压。选择 10.05kΩ 的 RFB_TOP（10kΩ 与 50Ω 串联）和 33kΩ 的 RFB_BOT，从而产生 0.7997V 的标称输出电压。利用数据表参考电压参数最小值 0.607V、最大值 0.617V 以及 0.1% 电阻器容差（使用平方和获得 ±0.14% 的误差贡献），可以使用 方程式 1 和 方程式 2 近似计算总体直流精度。计算得出的精度为 –1.16% 和 +0.75%。

方程式 1. E r r o r ( p o s i t i v e ) = V F B ( m a x ) × R F B _ T O P + R F B _ B O T R F B _ B O T - V O U T ( i d e a l ) V O U T ( i d e a l ) + R ( e r r o r )
方程式 2. E r r o r ( n e g a t i v e ) = V F B ( m i n ) × R F B _ T O P + R F B _ B O T R F B _ B O T - V O U T ( i d e a l ) V O U T ( i d e a l ) - R ( e r r o r )

表 3-2 对这些计算进行了汇总。

GaN FET 和电源环路的布局对于优化性能至关重要。高侧 FET 位于三个低侧 FET 上方的中心位置，以实现平衡的返回路径。输入电容器放置在高侧 FET 附近，并在第二层平面上提供接地回路。这样可以更大限度地减小返回环路电感，并在 FET 导通期间实现互感抵消。

表 3-1 0V8 电源轨设计值
参数 描述或典型值
VIN 12V
VOUT 0.8V
IOUT(max) 44A
fSW，开关频率 270kHz
直流精度 -1.16%，+0.75%
输出纹波 3.8mVpp
LSW，输出电感器 680nH XAL1010-681MEB
COUT，输出电容 8 个 1.5mF (T520X) + 2 个 22µF 陶瓷电容器+ 2 个 1µF 陶瓷电容器
CIN，输入电容 5 个 150µF (T521D)+ 3 个 10µF 陶瓷电容器 + 8 个 100nF 陶瓷电容器
tSS，软启动时间 12.7ms
TIDA-050088 0V8 (VCCINT) 原理图图 3-1 0V8 (VCCINT) 原理图
TIDA-050088 0V8 (VCCINT) 布局 - 顶层图 3-2 0V8 (VCCINT) 布局 - 顶层
TIDA-050088 0V8 (VCCINT) 布局 - 底层图 3-3 0V8 (VCCINT) 布局 - 底层