作为整个架构，F28P65x 和 F29H85x 之间的 RAM 和闪存发生了变化。表 4-7 总结了包括错误检查和安全分配在内的存储器特性以及闪存中的不同模式。

在 F29H85x 中，存储器架构已更改。每个 CPU 都可以访问每个存储器，但 RAM 有一些可以分类和优化的部分，以便提高效率。其中包括程序优化部分 LPAx 和 CPAx，LPAx 针对 CPU1/CPU2 进行了优化，CPAx 针对 CPU1/CPU3 进行了优化。同样，也有一些数据优化部分，其中包含针对 CPU1/CPU2 优化的 LDAx 和针对 CPU1/CPU3 优化的 CDAx。F28P65x 中有消息 RAM，您在 F29H85x 中未看到消息 RAM，但任何存储器都可在我们的新器件中用作 CPU 消息 RAM。它可以与 SSU 一起从 RAMS 中生成。

128 位存储器控制器可在程序访问时实现 0 等待状态。这允许进行数据访问，提供了复制代码、下载代码和插入软件断点的能力，同时也利用 CPU 的最大并行性。64 位 LDx 和 CDx 存储器控制器类似于 128 位 LPx 和 CPx 存储器控制器，但 64 位存储器控制器在数据访问时具有 0 个等待状态，在程序访问时具有 1 个等待状态。此外，RTDMA 可通过低速访问端口连接，因此所有访问都至少是一个等待状态。通过 RTDMA 突发支持，RTDMA 支持在 MEMSS 存储器控制器中生成本地地址。这使得性能接近零等待状态。

存储器模块中的原子操作支持也是 F29H85x 中的一项主要改进。原子操作执行受保护的存储器操作序列，同时防止其他存储器启动器中断。此序列可能涉及读取和更新存储器中的共享变量，其中需要保护这些变量不受其他启动器更新的影响，这意味着在多个序列中，需要将这些变量设置为原子序列，以便它们可以首先完成访问并且不会被中断。请注意，所有 RAM 都具有 32 位粒度的 ECC 保护。这意味着每 32 位都有 7 位 ECC。

在闪存中，有 4 种模式可供选择。这取决于您想要如何分配具有不同 CPU 的闪存，以及是否需要 FOTA。表 4-9 展示了不同的模式以及如何使用每种解决方案。