ZHCUBL6 December   2023 CC3300 , CC3301 , CC3351

 

  1.   1
  2.   摘要
  3.   商标
  4. 1引言
    1. 1.1 概述
  5. 2原理图注意事项
    1. 2.1 原理图参考设计
    2. 2.2 电源
      1. 2.2.1 电源输入/输出要求
      2. 2.2.2 上电序列
        1. 2.2.2.1 SOP 模式
    3. 2.3 时钟源
      1. 2.3.1 快速时钟
      2. 2.3.2 慢速时钟
        1. 2.3.2.1 内部生成的慢速时钟
        2. 2.3.2.2 采用外部振荡器的慢速时钟
    4. 2.4 射频 (RF)
    5. 2.5 数字接口
      1. 2.5.1 复位
      2. 2.5.2 安全数字输入输出 (SDIO)
        1. 2.5.2.1 SDIO 时序图 - 默认速度
        2. 2.5.2.2 SDIO 时序图 - 高速
      3. 2.5.3 串行外设接口 (SPI)
        1. 2.5.3.1 SPI 时序图
      4. 2.5.4 通用异步接收器/发送器 (UART)
      5. 2.5.5 串行线调试 (SWD)
      6. 2.5.6 共存性
  6. 3布局布线注意事项
    1. 3.1 布局参考设计
      1. 3.1.1 参考设计布局
      2. 3.1.2 BP-CC3301 设计布局
      3. 3.1.3 M2-CC3301 设计布局
    2. 3.2 IC 散热焊盘
    3. 3.3 射频 (RF)
    4. 3.4 XTAL
    5. 3.5 电源
    6. 3.6 SDIO

3.6 SDIO

SDIO 是与主机处理器连接用于实现 WLAN 功能的主要通信接口，也可用于共享 SDIO 协议中的 BLE 功能。由于时钟原因，这些信号特别敏感，因此应按原样设计。

SDIO 线路包括 SDIO_CLK、SDIO_CMD、SDIO_D0、SDIO_D1、SDIO_D2 和 SDIO_D3。特别是 SDIO_CLK 信号非常敏感，应特别关注。为了确保实现可靠的 SDIO 通信，应考虑以下布局注意事项：

  • 建议 SDIO 线路的宽度至少为 5mil。
  • SDIO 布线应尽可能远离其他数字或模拟信号布线。
  • 建议在 SDIO 总线周围添加接地屏蔽。
  • SDIO_CLK 必须通过接地过孔（拼接过孔）和相邻的接地平面与所有其他信号隔离。信号布线的间隙应至少为其他 SDIO 信号布线宽度的两倍。
  • 将 SDIO 线路相互平行布线，长度要尽可能短（以便减少传播延迟），其间隙为布线宽度的 1.5 倍。
  • SDIO 布线的长度必须在 20mil 容差范围内进行匹配，以便在所有布线上同时提供采样数据。有关长度调优的直观示例，请参阅图 3-15。

图 3-15 来自 BP-CC3301 设计文件。

GUID-20231127-SS0I-CXS0-KGN8-B07QPJ1MLWV1-low.png图 3-15 SDIO 信号的参考布局