ZHCUAR3 用户指南 | 德州仪器 TI.com.cn

ZHCUAR3 February 2023 LP8764-Q1 , TPS6594-Q1

6.3.9 TO_RETENTION

由 NSLEEPx 位或引脚定义的 C 和 D 触发条件会触发 TO_RETENTION 序列。此序列会禁用所有不向固定轨供电的电源轨和 GPIO，如GUID-3D986E78-4B9F-400A-8AD5-867276DE7360.html#FIG_XHW_CCV_HVB 所示。可以使用在寄存器 FSM_I2C_TRIGGERS 中找到的 I2C_5、I2C_6 和 I2C_7 位来修改此序列。在触发保持状态之前，需通过这两个 PMIC 中的 I²C 对这些位进行置位。如果所有 PMIC 中的 I2C_5、I2C_6 和 I2C_7 位都设置为高电平，则这些 PMIC 将进入 DDR 和 GPIO 保持状态，如#GUID-D279015F-F742-432A-9BDF-5FDB7EBB0F89 所示。如果 I2C_5、I2C_6 和 I2C_7 设置为低电平，则与 DDR 和 GPIO 保持相关联的这些元件不会保持运行状态，如#GUID-0C2AA040-36FC-40A7-AD07-1457526373CD 所示。

注：在触发保持状态之前，需通过两个 PMIC 中的 I²C 对 I2C_x 位进行置位或清零。I2C_x 触发条件不能自行清除，必须在运行期间进行维护。

以下 PMIC PFSM 指令会在电源序列开始时自动执行，从而配置 PMIC：


// TPS65941120
// Set LPM_EN, Clear NRSTOUT_SOC and NRSTOUT
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x04 MASK=0xF8
// Set SPMI_LP_EN and FORCE_EN_DRV_LOW
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x18 MASK=0xE7
// TPS65941421 LP876411B5
// Set SPMI_LP_EN
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x10 MASK=0xEF

图 6-12 两个 PMIC 中 I2C 触发条件为低电平时的 TO_RETENTION

图 6-13 两个 PMIC 中 I2C 触发条件为高电平时的 TO_RETENTION

在序列结束时，这两个 PMIC 均会设置 LPM_EN 并清除 CLKMON_EN 和 AMUXOUT_EN。TPS65941120 器件还会根据寄存器 (PFSM_DELAY_REG_2) 的内容额外延迟 16ms，以确保 TPS65941120 序列最后完成。