ZHCUAO4 November   2022 ADS117L11 , ADS127L11

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 主要系统规格
  7. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1 信号链电压电平
        1.       12
      2. 2.2.2 ADC 配置
      3. 2.2.3 ADC 时钟和同步
      4. 2.2.4 差分低通滤波器
      5. 2.2.5 电流源
      6. 2.2.6 增益级和高通滤波器
    3. 2.3 重点产品
      1. 2.3.1 ADS127L11
      2. 2.3.2 THS4551
  8. 3系统设计原理
    1. 3.1 IEPE 传感器
      1. 3.1.1 IEPE 传感器参数
        1. 3.1.1.1 灵敏度和测量范围
        2. 3.1.1.2 激励、输出偏置电压和输出阻抗
        3. 3.1.1.3 线性度和温度变化
        4. 3.1.1.4 频率响应
        5. 3.1.1.5 噪声和动态范围
  9. 4硬件、软件、测试和测试结果
    1. 4.1 硬件说明
      1. 4.1.1 电路板接口
      2. 4.1.2 电源配置
        1. 4.1.2.1 电源序列
        2. 4.1.2.2 模拟电源
        3. 4.1.2.3 数字电源
        4. 4.1.2.4 激励电流源
        5. 4.1.2.5 SPI 连接模式及其组装变型
          1. 4.1.2.5.1 菊花链模式
          2. 4.1.2.5.2 并行 SDO 模式
          3. 4.1.2.5.3 并行 SDI 模式和并行 SDO 模式
          4. 4.1.2.5.4 时钟模式
    2. 4.2 软件要求
    3. 4.3 测试装置和过程
      1. 4.3.1 本底噪声和 SNR
      2. 4.3.2 增益和输入范围
      3. 4.3.3 串扰
      4. 4.3.4 总谐波失真
      5. 4.3.5 时钟图像抑制
      6. 4.3.6 ADC 的同步
      7. 4.3.7 故障检测电路
    4. 4.4 测试结果
      1. 4.4.1 本底噪声和动态范围
      2. 4.4.2 增益和输入范围
      3. 4.4.3 串扰
      4. 4.4.4 总谐波失真
      5. 4.4.5 时钟图像抑制
      6. 4.4.6 ADC 的同步
      7. 4.4.7 故障检测电路
      8. 4.4.8 使用实际 IEPE 传感器进行测试
      9. 4.4.9 测量结果总结
  10. 5设计和文档支持
    1. 5.1 设计文件
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 软件
    3. 5.3 文档支持
    4. 5.4 支持资源
    5. 5.5 商标
  11. 6作者简介

2.2.3 ADC 时钟和同步

多个 ADS127L11 器件的同步对于该设计至关重要。保持完全同步需要两个因素。用于所有 ADC 的基准时钟需相同，而且所有 ADC 的 START 信号必须相同并与 ADC 基准时钟同步。

对于基准时钟，为验证不同时钟输入之间的最小偏差，需通过 LMK1C1106 超低抖动 6 通道缓冲器对振荡器进行缓冲。四个通道路由到四个 ADC，一个输出发送回控制器，而第六个输出用于同步 START 信号，如本节所述。在低抖动缓冲的顶部，应特别小心地将四个时钟信号路由到 PCB 上具有相同布线长度和延迟的四个 ADC。

对于 START 信号，使用小型逻辑同步器电路将 START 信号与 ADC 基准时钟对齐，以确保所有 ADC 同时接收到基准时钟的 START 信号，并避免一个时钟周期的不确定性。

有关同步的更多详细信息，请参阅同步采样系统中的 ADS127L11 应用简报。

图 2-3 ADC 同步电路