ZHCU480A April   2018  – November 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 主要产品
      1. 2.2.1 C2000 实时 MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 设计注意事项
      1. 2.3.1 BiSS-C 协议
        1. 2.3.1.1 线路延迟补偿
        2. 2.3.1.2 编码器处理时间请求
        3. 2.3.1.3 控制通信
      2. 2.3.2 C2000 BiSS-C 编码器接口概述
      3. 2.3.3 TIDM-1010 板实现
      4. 2.3.4 MCU 资源要求
        1. 2.3.4.1 输入、输出信号和 CLB 逻辑块
      5. 2.3.5 CLB BiSS-C 实现详细信息
        1. 2.3.5.1 事务波形
        2. 2.3.5.2 FRAME_STATE 生成
        3. 2.3.5.3 CLB_SPI_CLOCK 生成
        4. 2.3.5.4 ENCODER_CLOCK (MA) 生成
      6. 2.3.6 PM BiSS-C 接口库
        1. 2.3.6.1 PM BiSS-C 库函数
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件
      1. 3.1.1 TIDM-1010 跳线配置
    2. 3.2 软件
      1. 3.2.1 C2000 驱动程序库 (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 可配置逻辑块工具
      4. 3.2.4 安装 Code Composer Studio™ 和 C2000WARE-MOTORCONTROL-SDK
      5. 3.2.5 查找参考软件
    3. 3.3 测试和结果
      1. 3.3.1 硬件配置
      2. 3.3.2 构建和加载工程
      3. 3.3.3 运行示例代码
      4. 3.3.4 编码器测试
      5. 3.3.5 基准测试
      6. 3.3.6 故障排除
  10. 4设计文件
  11. 5软件文件
  12. 6相关文档
    1.     商标
  13. 7术语
  14. 8关于作者
  15. 9修订历史记录

2.3.4.1 输入、输出信号和 CLB 逻辑块

本节介绍了 P65x 器件上使用的输入或输出和 CLB 逻辑块连接。当移植到另一个器件时，有时需要不同的路由或信号用法。

  1. 所使用的特定 GPIO 引脚和 SPI 模块取决于特定于器件的 LaunchPad 引脚排列。
  2. CLB 的输入和输出连接取决于该器件的特性以及引脚。例如，使用器件 INPUTXBAR 而不是 CLB_INPUTXBAR。
  3. 特定的 CLB 逻辑块实例取决于逻辑块覆盖 SPICLK 等其他信号的能力。例如，如果使用 SPI-D，则最好在可直接访问 SPI-D 的逻辑块上实现设计。

注： 在输入/输出图中：
  • 彩色圆圈中的字母表示下一节中 CLB 逻辑块图内的分页连接。
  • 后跟 _RE 的字母表示上升沿。例如：D 是编码器时钟。D_RE 是施加 CLB 上升沿滤波器之后的相同信号。
  • G 是来自有限状态机的输出，称为 FRAME_STATE。G 包含两个状态信号：G.s0 和 G.s1。
TIDM-1010 BOOSTXL_POSMGR 的 F28P65 输入、输出和 CLB 用法图 2-10 BOOSTXL_POSMGR 的 F28P65 输入、输出和 CLB 用法