ZHCU480A April   2018  – November 2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 主要系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 主要产品
      1. 2.2.1 C2000 实时 MCU LaunchPad
      2. 2.2.2 SN65HVD78
      3. 2.2.3 TLV702
      4. 2.2.4 TPS22918-Q1
    3. 2.3 设计注意事项
      1. 2.3.1 BiSS-C 协议
        1. 2.3.1.1 线路延迟补偿
        2. 2.3.1.2 编码器处理时间请求
        3. 2.3.1.3 控制通信
      2. 2.3.2 C2000 BiSS-C 编码器接口概述
      3. 2.3.3 TIDM-1010 板实现
      4. 2.3.4 MCU 资源要求
        1. 2.3.4.1 输入、输出信号和 CLB 逻辑块
      5. 2.3.5 CLB BiSS-C 实现详细信息
        1. 2.3.5.1 事务波形
        2. 2.3.5.2 FRAME_STATE 生成
        3. 2.3.5.3 CLB_SPI_CLOCK 生成
        4. 2.3.5.4 ENCODER_CLOCK (MA) 生成
      6. 2.3.6 PM BiSS-C 接口库
        1. 2.3.6.1 PM BiSS-C 库函数
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件
      1. 3.1.1 TIDM-1010 跳线配置
    2. 3.2 软件
      1. 3.2.1 C2000 驱动程序库 (DriverLib)
      2. 3.2.2 C2000 SysConfig
      3. 3.2.3 C2000 可配置逻辑块工具
      4. 3.2.4 安装 Code Composer Studio™ 和 C2000WARE-MOTORCONTROL-SDK
      5. 3.2.5 查找参考软件
    3. 3.3 测试和结果
      1. 3.3.1 硬件配置
      2. 3.3.2 构建和加载工程
      3. 3.3.3 运行示例代码
      4. 3.3.4 编码器测试
      5. 3.3.5 基准测试
      6. 3.3.6 故障排除
  10. 4设计文件
  11. 5软件文件
  12. 6相关文档
    1.     商标
  13. 7术语
  14. 8关于作者
  15. 9修订历史记录

2.3.4 MCU 资源要求

表 2-3 列出了 TIDM-1010 参考设计使用的 C2000 实时 MCU 资源。

表 2-3 TIDM-1010 资源使用情况
资源名称和数量 类型 用途
CLB x 2 类型 1 或更高版本 提供 SPI 时钟、延迟补偿和 CDM 位控制。如果逻辑块实例已更改，则还必须更新 CLB 的输入/输出路由。
GPIO x 3 I/O
  • CLB 输出，MA 编码器时钟
  • CLB 输出，RS-485 方向控制 (TxEN)对于 BiSS-C，该信号保持低电平。
  • CPU 编码器功率控制 (PwrCtl)如果以其他方式控制编码器电源（例如：外部供电），则不需要该信号。
GPIO x 1 I/O（仅限 F2837xD、F2837xS 和 F28007x）
  • CLB_SPI_CLK 的 CLB 输出
  • CLB 类型 1：将此引脚从外部路由到 SPICLK 输入。
  • CLB 类型 2 或更高版本：直接从 CLB 为 SPI 模块提供时钟。无需外部连接，但可用于测试和调试。
INPUTXBAR 或 CLB_INPUTXBAR x 1 模块、I/O 将 SPI PICO 引脚连接到 CLB 输入。
OUTPUTXBAR 或 CLB_OUTPUTXBAR 或外设输出的 CLB 覆盖 x 2 模块、I/O
  • 将 CLB 输出连接到 ENCODER_CLOCK (MA) GPIO
  • 将 CLB 连接到 TxEN GPIO
SPI x 1 模块和 I/O 一个用于接收 RS-485 物理层数据信号的 SPI 实例。SPI 时钟由 CLB 控制。
CPU 和内存 模块 各种功能的 CPU 和内存使用情况。