ZHCSZA2 December   2025 ADS8688W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 开关特性
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入阻抗
      3. 7.3.3  输入过压保护电路
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  二阶低通滤波器 (LPF)
      6. 7.3.6  ADC 驱动器
      7. 7.3.7  多路复用器 (MUX)
      8. 7.3.8  参考
        1. 7.3.8.1 内部基准
        2. 7.3.8.2 外部基准
      9. 7.3.9  辅助通道
        1. 7.3.9.1 AUX 通道的输入驱动器
      10. 7.3.10 ADC 传递函数
      11. 7.3.11 警报功能
    4. 7.4 器件功能模式
      1. 7.4.1 器件接口
        1. 7.4.1.1 数字引脚说明
          1. 7.4.1.1.1 CS（输入）
          2. 7.4.1.1.2 SCLK（输入）
          3. 7.4.1.1.3 SDI（输入）
          4. 7.4.1.1.4 SDO（输出）
          5. 7.4.1.1.5 DAISY（输入）
          6. 7.4.1.1.6 RST / PD（输入）
        2. 7.4.1.2 数据采集示例
        3. 7.4.1.3 主机到器件连接拓扑
          1. 7.4.1.3.1 菊花链拓扑
          2. 7.4.1.3.2 星型拓扑
      2. 7.4.2 器件模式
        1. 7.4.2.1 在选定模式下继续运行 (NO_OP)
        2. 7.4.2.2 帧中止条件 (FRAME_ABORT)
        3. 7.4.2.3 待机模式 (STDBY)
        4. 7.4.2.4 断电模式 (PWR_DN)
        5. 7.4.2.5 通过复位启用自动通道 (AUTO_RST)
        6. 7.4.2.6 手动通道 n 选择 (MAN_Ch_n)
        7. 7.4.2.7 通道时序控制模式
        8. 7.4.2.8 复位程序寄存器 (RST)
  9. 8 寄存器映射
    1. 8.1 命令寄存器说明
    2. 8.2 程序寄存器说明
      1. 8.2.1 程序寄存器读取/写入操作
      2. 8.2.2 程序寄存器映射
        1. 8.2.2.1 自动扫描时序控制寄存器
          1. 8.2.2.1.1 自动扫描序列使能寄存器（地址 = 01h）
          2. 8.2.2.1.2 通道断电寄存器（地址 = 02h）
        2. 8.2.2.2 警报标志寄存器（只读）
          1. 8.2.2.2.1 警报概述已触发标志寄存器（地址 = 10h）
          2. 8.2.2.2.2 警报标志寄存器：已触发并处于活动状态（地址 = 11h 至 14h）
          3. 8.2.2.2.3 警报阈值设置寄存器
        3. 8.2.2.3 器件特性选择控制寄存器（地址 = 03h）
        4. 8.2.2.4 范围选择寄存器（地址 05h-0Ch）
        5. 8.2.2.5 命令读回寄存器（地址 = 3Fh）
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 用于实现电力自动化的相位补偿 8 通道多路复用数据采集系统
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 78
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.4.2.2 帧中止条件 (FRAME_ABORT)

如数据采集示例部分所述，器件数字接口的设计可确保每个数据帧从 CS 信号的下降沿开始。在前 16 个 SCLK 周期内，器件在 SDI 线路上读取 16 位命令字。器件会等待执行命令，直到接收到命令的最后一位，该位锁存在第 16 个 SCLK 下降沿。在执行此操作期间，CS 信号必须保持低电平。如果在数据传输完成之前，CS 信号出于任何原因变为高电平，则器件将进入 INVALID 状态并等待写入正确的命令。此条件称为 FRAME_ABORT 条件。当器件在该 INVALID 模式下运行时，器件上的任何读取操作都会在 SDO 线路上返回无效数据。ALARM 引脚的输出继续反映先前选择的通道上的输入信号状态。