ZHCSZA2 December   2025 ADS8688W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 开关特性
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入
      2. 7.3.2  模拟输入阻抗
      3. 7.3.3  输入过压保护电路
      4. 7.3.4  可编程增益放大器 (PGA)
      5. 7.3.5  二阶低通滤波器 (LPF)
      6. 7.3.6  ADC 驱动器
      7. 7.3.7  多路复用器 (MUX)
      8. 7.3.8  参考
        1. 7.3.8.1 内部基准
        2. 7.3.8.2 外部基准
      9. 7.3.9  辅助通道
        1. 7.3.9.1 AUX 通道的输入驱动器
      10. 7.3.10 ADC 传递函数
      11. 7.3.11 警报功能
    4. 7.4 器件功能模式
      1. 7.4.1 器件接口
        1. 7.4.1.1 数字引脚说明
          1. 7.4.1.1.1 CS（输入）
          2. 7.4.1.1.2 SCLK（输入）
          3. 7.4.1.1.3 SDI（输入）
          4. 7.4.1.1.4 SDO（输出）
          5. 7.4.1.1.5 DAISY（输入）
          6. 7.4.1.1.6 RST / PD（输入）
        2. 7.4.1.2 数据采集示例
        3. 7.4.1.3 主机到器件连接拓扑
          1. 7.4.1.3.1 菊花链拓扑
          2. 7.4.1.3.2 星型拓扑
      2. 7.4.2 器件模式
        1. 7.4.2.1 在选定模式下继续运行 (NO_OP)
        2. 7.4.2.2 帧中止条件 (FRAME_ABORT)
        3. 7.4.2.3 待机模式 (STDBY)
        4. 7.4.2.4 断电模式 (PWR_DN)
        5. 7.4.2.5 通过复位启用自动通道 (AUTO_RST)
        6. 7.4.2.6 手动通道 n 选择 (MAN_Ch_n)
        7. 7.4.2.7 通道时序控制模式
        8. 7.4.2.8 复位程序寄存器 (RST)
  9. 8 寄存器映射
    1. 8.1 命令寄存器说明
    2. 8.2 程序寄存器说明
      1. 8.2.1 程序寄存器读取/写入操作
      2. 8.2.2 程序寄存器映射
        1. 8.2.2.1 自动扫描时序控制寄存器
          1. 8.2.2.1.1 自动扫描序列使能寄存器（地址 = 01h）
          2. 8.2.2.1.2 通道断电寄存器（地址 = 02h）
        2. 8.2.2.2 警报标志寄存器（只读）
          1. 8.2.2.2.1 警报概述已触发标志寄存器（地址 = 10h）
          2. 8.2.2.2.2 警报标志寄存器：已触发并处于活动状态（地址 = 11h 至 14h）
          3. 8.2.2.2.3 警报阈值设置寄存器
        3. 8.2.2.3 器件特性选择控制寄存器（地址 = 03h）
        4. 8.2.2.4 范围选择寄存器（地址 05h-0Ch）
        5. 8.2.2.5 命令读回寄存器（地址 = 3Fh）
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 用于实现电力自动化的相位补偿 8 通道多路复用数据采集系统
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 78
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
7.4.1.3.1 菊花链拓扑

图 7-26 显示了菊花链模式下多个器件的典型连接图。所有器件的 CS、SCLK 和 SDI 输入连接在一起，并分别由主机控制器的单个 CS、SCLK 和 SDO 引脚进行控制。链中第一个 ADC 的 DAISY1 输入引脚连接到 DGND，SDO1 输出引脚连接到 ADC2 的 DAISY2 输入，依此类推。链中第 n 个 ADC 的 SDON 引脚连接到主机控制器的 SDI 引脚。这些器件无需任何特殊的硬件或软件配置即可进入菊花链模式。

ADS8688W 菊花链连接原理图图 7-26 菊花链连接原理图

以菊花链模式连接的三个器件的典型时序图如 图 7-27 中所示。

ADS8688W 以菊花链模式连接的三个器件的时序图图 7-27 以菊花链模式连接的三个器件的时序图

在 CS 信号的下降沿，所有器件都在各自选择的通道对输入信号进行采样，并进入转换阶段。在前 16 个 SCLK 周期中，可以使用链中所有器件通用的 SDI 线路输入下一次转换的内部寄存器设置。在此期间，所有器件的 SDO 输出都保持低电平。转换结束时，链中的每个 ADC 都会将自己的转换结果加载到内部 16 位移位寄存器中。对于 14 位器件，内部移位寄存器加载了 14 位输出数据，后跟 LSB 中的 00。在第 16 个 SCLK 下降沿，链中的每个 ADC 都在自己的 SDO 输出引脚上输出 MSB 位。在每个后续 SCLK 下降沿，每个 ADC 的内部移位寄存器都会锁存 DAISY 引脚上可用的数据，并移出 SDO 引脚上的下一位数据。因此，数字主机会接收 ADCN 的数据，然后是 ADCN–1 的数据，依此类推（采用 MSB 优先方式）。总共需要至少 16 × N 个 SCLK 下降沿来捕获链中所有 N 个器件的输出。此示例在菊花链连接中使用三个器件，因此需要 3 × 16 = 48 个 SCLK 周期来捕获链中所有器件的输出，并需要 16 个 SCLK 周期来输入下一次转换的寄存器设置，因此整个数据帧总共需要 64 个 SCLK 周期。系统的总吞吐量随着菊花链拓扑中所连接器件数的增多而按比例减少。

关于 图 7-26 中所示的菊花链配置，必须注意以下几点：

  • 所有器件的 SDI 引脚连接在一起，因此每个器件使用相同的内部配置运行。通过花费额外的主机控制器资源来控制具有独特配置的器件的 CS 或 SDI 输入，可以克服这种限制。
  • 如果以菊花链方式连接的器件数量超过四个，则来自主机控制器（CS、SDO 和 SCLK）的共享输出线路上的负载会增加。这种增加的负载会导致数字时序错误。在将共享数字线路馈送到其他器件之前，可以通过在主机控制器的共享输出上使用数字缓冲器来克服这种限制。