ZHCSXO2 December   2024 LMX1205

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器和倍频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输入
        1. 6.3.3.1 时钟输入可调节延迟
      4. 6.3.4 时钟输出
        1. 6.3.4.1 时钟输出缓冲器
        2. 6.3.4.2 时钟输出可调节延迟
        3. 6.3.4.3 时钟多路复用器
        4. 6.3.4.4 时钟分频器
        5. 6.3.4.5 时钟倍频器
          1. 6.3.4.5.1 有关时钟倍频器的一般信息
          2. 6.3.4.5.2 时钟倍频器的状态机时钟
            1. 6.3.4.5.2.1 状态机时钟
          3. 6.3.4.5.3 时钟倍频器校准
          4. 6.3.4.5.4 时钟倍频器锁定检测
      5. 6.3.5 LOGICLK 输出
        1. 6.3.5.1 LOGICLK 输出格式
        2. 6.3.5.2 LOGICLK 分频器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 输出缓冲器
          1. 6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
          2. 6.3.6.1.2 LOGISYSREF 输出缓冲器
          3. 6.3.6.1.3 SYSREF 频率和延迟生成
          4. 6.3.6.1.4 SYSREFREQ 引脚和 SYSREFREQ SPI 控制字段
            1. 6.3.6.1.4.1 SYSREFREQ 引脚共模电压
            2. 6.3.6.1.4.2 SYSREFREQ 窗口化特性
              1. 6.3.6.1.4.2.1 SYSREF 窗口化操作的一般过程流程图
              2. 6.3.6.1.4.2.2 有关 SYSREF 窗口化的其他指导
              3. 6.3.6.1.4.2.3 用于无干扰输出
              4. 6.3.6.1.4.2.4 如果使用 SYNC 特性
              5. 6.3.6.1.4.2.5 SYNC 功能
      7. 6.3.7 上电时序
      8. 6.3.8 处理未使用的引脚
    4. 6.4 器件功能模式配置
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 参考
      1. 8.1.1 典型应用
        1. 8.1.1.1 设计要求
        2. 8.1.1.2 详细设计过程
        3. 8.1.1.3 应用曲线图
    2. 8.2 电源相关建议
    3. 8.3 布局
      1. 8.3.1 布局指南
      2. 8.3.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.5 电气特性

2.4V ≤ VCC ≤ 2.6V，–40°C ≤ TA ≤ +85°C。典型值是 VCC = 2.5V、25°C 条件下的值（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
电流消耗
ICC 电源电流 (1) 已上电，所有时钟输出和 SYSREF 均开启 1130 mA
已上电，所有时钟输出均开启，所有 SYSREF 均关闭 700
已上电，所有时钟输出和 SYSREF 均关闭 370
已断电 13.5
IADD 附加输出电流 OUTx_PWR = 6 64 mA
倍频器电流 分频，CLK_DIV = 8 60
倍频器，CLK_MULT = x8 360
SYSREF 电流 在 100MHz 下运行
生成模式，所有输出均开启		 425
LOGICLK 电流 启用了带有 LOGISYSREF 的 LOGICLK 85
SYSREF
fSYSREF SYSREF 输出频率 发生器模式 发生器模式 200 MHz
fSYSREF SYSREF 输出频率 中继器模式 中继器模式 100 MHz
TSYNC SYNC 信号所需的脉冲宽度 Tsync = fCLKIN 的 6xT，fCLKIN = 6GHz 1000 ps
Δt SYSREF 延迟步长 Δt = SYSREF_DLY_DIV/(508 x fCLKIN), fCLKIN = 12.8GHz 3 ps
tRISE 上升时间（20% 至 80%） SYSREFOUT 45 ps
LOGISYSREFOUT CML 65 ps
LVDS 120 175 ps
tFALL 下降时间（20% 至 80%） SYSREFOUT 45 ps
LOGISYSREFOUT CML 65 ps
LVDS 120 175 ps
VODDIFF 差分峰峰值输出电压 SYSREFOUT，SYSREFx_PWR = 4，SYSREFx_VCM = 10 0.9 Vpp
LOGISYSREFOUT CML 0.9 Vpp
LVDS 0.7 Vpp
VSYSREFCM 共模电压 SYSREFOUT CML
SYSREFx_VCM=41，100Ω 差分负载		 1.35 1.5 1.65 V
CML
SYSREFx_VCM=4，
100Ω 差分负载		 0.45 0.5 0.55 V
LOGISYSREFOUT LVDS
100Ω 差分负载		 0.75 1.4 V
SYSREFREQ 引脚
VSYSREFIN 差分峰峰值电压输入范围 交流差分电压 0.8 2 Vpp
VSYSREFIN 单端电压输入范围 交流耦合至 SYSREFREQ_P；
SYSREFREQ_N 交流耦合至 GND		 交流耦合至 SYSREFREQ_P；
SYSREFREQ_N 交流耦合至 GND		 0.6 1.7 Vpp
VCM 输入共模电压 差分 100Ω 端接，直流耦合
在外部设置		 1.2 1.3 2 V
时钟输入
fIN 输入频率 0.3 12.8 GHz
PIN 输入功率 CLKIN_P 或 CLKIN_N 处的单端电源 0 10 dBm
ϕIN 输入延迟范围 60 ps
ΔIN 输入延迟可编程步长 1.1 ps
时钟输出
fOUT 输出频率 2 分频 0.15 6.4 GHz
fOUT 输出频率 缓冲器模式 0.3 12.8
fOUT 输出频率 倍频器模式 6.4 12.8
fOUT 输出频率 LOGICLK 输出 1 800 MHz
tCAL 校准时间 倍频器校准时间 fIN = 6.4GHz；x2
fSMCLK = 28MHz		 750 µs
pOUT 输出功率 单端 fCLKLOUT = 6GHz
OUTx_PWR = 6		 4.8 dBm
tRISE 上升时间（20% 至 80%） fCLKOUT = 300MHz 45 ps
tFALL 下降时间（20% 至 80%） fCLKOUT = 300MHz 45 ps
VLOGICLKCM 共模电压 LOGICLKOUT0 LVDS 0.7 1.2 1.5 V
ϕIN 输出延迟范围 55 ps
ΔϕIN 输出延迟可编程步长 0.9 ps
传播延迟和偏移
| tSKEW | 输出间的偏移幅度 CLKOUTx 至 CLKOUTy，而非 LOGICLK 1 10 ps
| tSKEW | CLKOUT 和 SYSREF 之间的偏移幅度 SYSREF 连续/脉冲模式 SYSREF 延迟发生器旁路 60 ps
| tSKEW | CLKOUT 和 SYSREF 之间的偏移幅度 SYSREF 中继器重定时模式 SYSREF 延迟发生器旁路 100 ps
ΔtDLY/ΔT 传播延迟随温度的变化 缓冲器模式 0.02 0.06 0.10 ps/℃
tDLY 传播延迟 缓冲器模式 TA = 25°C 165 ps
分频器模式 175 ps
倍频器模式 155 ps
tDLY 传播延迟 中继器模式下的 SYSREF 输出 TA = 25°C 185 ps
噪声、抖动和杂散
σCLKOUT CLKOUT 附加抖动 附加抖动。100Hz 至 100MHz 积分带宽。 缓冲器模式 10 fs、rms
x2 倍频器 21
x3 倍频器 25
x4 倍频器 33
x5 倍频器 35
x6 倍频器 48
x7 倍频器 50
x8 倍频器 60
1/fCLKOUT 1/f 闪烁噪声 压摆率 > 8V/ns，fCLK=6GHz 缓冲器模式 -154 dBc/Hz
NFCLKOUT 本底噪声 fOUT = 6.4GHz；fOffset =100MHz 缓冲器模式 -159 dBc/Hz
2 分频 -158.5
倍频器（x2、x3、x4、x5、x6、x7、x8） -159.5
NFLOGICLK 本底噪声 LOGICLK 输出，300MHz CML -150.5 dBc/Hz
LVDS -151.5
H2 二次谐波 缓冲器模式
fOUT=6.4GHz		 差分 -25 dBc
单端 -15
2 分频
fOUT=6.4GHz		 单端 -17
H1/M 输入时钟泄漏杂散 fOUT = 12GHz（差分） x2 (fSPUR = 6GHz) -40 dBc
fOUT = 12GHz（差分） x3 (fSPUR = 4GHz) -40
fOUT = 12GHz（差分） x4 (fSPUR = 3GHz) -50
fOUT = 12GHz（差分） x6  (fSPUR = 2GHz) -50
fOUT = 10GHz（差分） x5 (fSPUR = 2GHz) -50
fOUT = 10.5GHz（差分） x7 (fSPUR = 1.5GHz) -52
fOUT = 12GHz（差分） x8  (fSPUR = 1.5GHz) -55
Pcrosstalk LOGICLK 至 CLKOUT fSPUR = 300MHz（差分） -70 dBc
SYSREFOUT 至 CLKOUT 生成模式 -70 dBc
中继器模式 -65 dBc
PLEAK 缓冲器模式下 CLKIN 至 CLKOUT 泄漏 差分输入 -70 dBc
数字接口（SCK、SDI、CS#、MUXOUT）
VIH 高电平输入电压 SCK、SDI、CS# 1.4 3.3 V
VIL 低电平输入电压 0 0.4
VOH 高电平输出电压 IOH = 5mA 1.4 Vcc
IOH = 0.1mA 2.2 Vcc
VOL 低电平输出电压 IOL = 5mA 0.45
IIH 高电平输入电流 -42 42 μA
IIL 低电平输入电流 -25 25
(1) 除非另有说明，否则 fCLKIN=6.4GHz，CLK_MUX=缓冲器，所有时钟均开启且 OUTx_PWR=6、SYSREFREQ_MODE=1