ZHCSXO2 December   2024 LMX1205

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器和倍频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输入
        1. 6.3.3.1 时钟输入可调节延迟
      4. 6.3.4 时钟输出
        1. 6.3.4.1 时钟输出缓冲器
        2. 6.3.4.2 时钟输出可调节延迟
        3. 6.3.4.3 时钟多路复用器
        4. 6.3.4.4 时钟分频器
        5. 6.3.4.5 时钟倍频器
          1. 6.3.4.5.1 有关时钟倍频器的一般信息
          2. 6.3.4.5.2 时钟倍频器的状态机时钟
            1. 6.3.4.5.2.1 状态机时钟
          3. 6.3.4.5.3 时钟倍频器校准
          4. 6.3.4.5.4 时钟倍频器锁定检测
      5. 6.3.5 LOGICLK 输出
        1. 6.3.5.1 LOGICLK 输出格式
        2. 6.3.5.2 LOGICLK 分频器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 输出缓冲器
          1. 6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
          2. 6.3.6.1.2 LOGISYSREF 输出缓冲器
          3. 6.3.6.1.3 SYSREF 频率和延迟生成
          4. 6.3.6.1.4 SYSREFREQ 引脚和 SYSREFREQ SPI 控制字段
            1. 6.3.6.1.4.1 SYSREFREQ 引脚共模电压
            2. 6.3.6.1.4.2 SYSREFREQ 窗口化特性
              1. 6.3.6.1.4.2.1 SYSREF 窗口化操作的一般过程流程图
              2. 6.3.6.1.4.2.2 有关 SYSREF 窗口化的其他指导
              3. 6.3.6.1.4.2.3 用于无干扰输出
              4. 6.3.6.1.4.2.4 如果使用 SYNC 特性
              5. 6.3.6.1.4.2.5 SYNC 功能
      7. 6.3.7 上电时序
      8. 6.3.8 处理未使用的引脚
    4. 6.4 器件功能模式配置
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 参考
      1. 8.1.1 典型应用
        1. 8.1.1.1 设计要求
        2. 8.1.1.2 详细设计过程
        3. 8.1.1.3 应用曲线图
    2. 8.2 电源相关建议
    3. 8.3 布局
      1. 8.3.1 布局指南
      2. 8.3.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

6.3.6 SYSREF

SYSREF 允许生成符合 JESD204B/C 标准的低频信号，该信号重新计时至主时钟输出或 LOGICLK 输出。CLKOUT 和 SYSREF 输出之间的延迟可通过软件进行调整。SYSREF 输出可使用内部 SYSREF 分频器配置为发生器，也可配置为在 SYSREFREQ 引脚上复制信号的中继器。主时钟的 SYSREF 发生器与 LOGICLK 输出的 SYSREF 发生器相同。

表 6-9 SYSREF 模式
SYSREF_MODE 说明
0 发生器模式

内部发生器产生连续的 SYSREF 脉冲流。SYSREFREQ_INPUT 位设置用于通过 SYSREFREQ 引脚或来自通道的逻辑高电平对 SYSREF 分频器进行门控，从而改善噪声隔离，而不会中断 SYSREF 分频器的同步。必须为 SYSREFREQ 引脚输入设置 SYSREFREQ_INPUT 位，或通过将位从 SYSREFREQ_INPUT[1] → 0 更改为 1 强制为高电平，才会产生 SYSREF 输出。
1 脉冲发生器

内部发生器生成一个由 SYSREF_PULSE_CNT 设置的 1 至 16 个脉冲组成的脉冲群，其触发条件是 SYSREFREQ 引脚的 SYSREFREQ_INPUT 设置为上升沿，或通过将 SYSREFREQ_INPUT[1] 位从 0 更改为 1 强制为高电平
2 中继器模式

SYSREFREQ 引脚输入旁路至 SYSREFOUT 输出引脚。如果需要延迟，SYSREFREQ 引脚输入会根据 SYSREF_DLY_BYP 字段重新计时至时钟输出，然后发送到 SYSREFOUT 输出引脚。
3 中继器重定时模式

SYSREFREQ 引脚输入重新计时至时钟输入，然后根据 SYSREF_DLY_BYP 字段进行延迟，再发送到 SYSREFOUT 输出引脚。
下图展示了不同 SYSREF 模式的功能方框图。
LMX1205 发生器模式下的 SYSREF 电路功能方框图图 6-4 发生器模式下的 SYSREF 电路功能方框图
LMX1205 脉冲发生器模式下的 SYSREF 电路功能方框图图 6-5 脉冲发生器模式下的 SYSREF 电路功能方框图
LMX1205 中继器模式下的 SYSREF 电路功能方框图图 6-6 中继器模式下的 SYSREF 电路功能方框图
LMX1205 中继器重定时模式下的 SYSREF 电路功能方框图图 6-7 中继器重定时模式下的 SYSREF 电路功能方框图