ZHCSXO2 December   2024 LMX1205

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器和倍频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输入
        1. 6.3.3.1 时钟输入可调节延迟
      4. 6.3.4 时钟输出
        1. 6.3.4.1 时钟输出缓冲器
        2. 6.3.4.2 时钟输出可调节延迟
        3. 6.3.4.3 时钟多路复用器
        4. 6.3.4.4 时钟分频器
        5. 6.3.4.5 时钟倍频器
          1. 6.3.4.5.1 有关时钟倍频器的一般信息
          2. 6.3.4.5.2 时钟倍频器的状态机时钟
            1. 6.3.4.5.2.1 状态机时钟
          3. 6.3.4.5.3 时钟倍频器校准
          4. 6.3.4.5.4 时钟倍频器锁定检测
      5. 6.3.5 LOGICLK 输出
        1. 6.3.5.1 LOGICLK 输出格式
        2. 6.3.5.2 LOGICLK 分频器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 输出缓冲器
          1. 6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
          2. 6.3.6.1.2 LOGISYSREF 输出缓冲器
          3. 6.3.6.1.3 SYSREF 频率和延迟生成
          4. 6.3.6.1.4 SYSREFREQ 引脚和 SYSREFREQ SPI 控制字段
            1. 6.3.6.1.4.1 SYSREFREQ 引脚共模电压
            2. 6.3.6.1.4.2 SYSREFREQ 窗口化特性
              1. 6.3.6.1.4.2.1 SYSREF 窗口化操作的一般过程流程图
              2. 6.3.6.1.4.2.2 有关 SYSREF 窗口化的其他指导
              3. 6.3.6.1.4.2.3 用于无干扰输出
              4. 6.3.6.1.4.2.4 如果使用 SYNC 特性
              5. 6.3.6.1.4.2.5 SYNC 功能
      7. 6.3.7 上电时序
      8. 6.3.8 处理未使用的引脚
    4. 6.4 器件功能模式配置
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 参考
      1. 8.1.1 典型应用
        1. 8.1.1.1 设计要求
        2. 8.1.1.2 详细设计过程
        3. 8.1.1.3 应用曲线图
    2. 8.2 电源相关建议
    3. 8.3 布局
      1. 8.3.1 布局指南
      2. 8.3.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

7.1 器件寄存器

表 7-1 列出了器件寄存器的存储器映射寄存器。表 7-1 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不得修改寄存器内容。

表 7-1 器件寄存器
偏移 首字母缩写词 寄存器名称 部分
0h R0 断电和复位 节 7.1.1
1h R1 软件复位、MUXOUT 引脚设置 节 7.1.2
2h R2 通道、逻辑时钟、SYSREF、SYNC 和温度传感器使能 节 7.1.3
3h R3 CLKIN 延迟 节 7.1.4
4h R4 CLKOUT0 使能、电源和延迟 节 7.1.5
5h R5 CLKOUT1 使能、电源和延迟 节 7.1.6
6h R6 CLKOUT2 使能、电源和延迟 节 7.1.7
7h R7 CLKOUT3 使能、电源和延迟 节 7.1.8
8h R8 SYSREFOUT0 使能、电源、VCM 节 7.1.9
9h R9 SYSREFOUT1 使能、电源、VCM 节 7.1.10
Ah R10 SYSREFOUT2 使能、电源、VCM 节 7.1.11
Bh R11 SYSREFOUT3 使能、电源、VCM 节 7.1.12
Ch R12 LOGICLK 使能、电源、VCM 和输出格式 节 7.1.13
Dh R13 LOGISYSREF 使能、电源、VCM 和输出格式 节 7.1.14
Eh R14 LOGICLK 分频器 节 7.1.15
Fh R15 LOGICLK2 使能、分频器 节 7.1.16
10h R16 SYSREFREQ 输入 节 7.1.17
11h R17 SYSREFREQ 输入 节 7.1.18
12h R18 SYSREFREQ 输入 节 7.1.19
13h R19 SYSREF 输出 节 7.1.20
14h R20 SYSREF 输出分频器 节 7.1.21
15h R21 SYSREFOUT0 延迟 节 7.1.22
16h R22 SYSREFOUT1 延迟 节 7.1.23
17h R23 SYSREFOUT2 延迟 节 7.1.24
18h R24 SYSREFOUT3 延迟 节 7.1.25
19h R25 LOGISYSREFOUT 延迟 节 7.1.26
1Ah R26 状态机时钟 节 7.1.27
1Bh R27 时钟多路复用器、时钟分频器/倍频器 节 7.1.28
1Dh R29 SYSREFREQ 窗口化（回读） 节 7.1.29
1Eh R30 SYSREFREQ 窗口化（回读） 节 7.1.30
1Fh R31 温度传感器（回读） 节 7.1.31
20h R32 器件版本 ID（回读） 节 7.1.32
24h R36 倍频器模式（保留）
25h R37 锁定检测（回读） 节 7.1.34
27h R39 倍频器模式（保留）
28h R40 倍频器模式（保留）
29h R41 倍频器模式（保留）
2Ah R42 倍频器模式（保留）
2Bh R43 倍频器模式（保留）
2Ch R44 倍频器模式（保留）
2Dh R45 倍频器模式（保留）
36h R54 倍频器模式（保留）
37h R55 电流优化 节 7.1.43
4Dh R77 倍频器模式（保留）

复杂的位访问类型经过编码可适应小型表单元。表 7-2 展示了适用于此部分中访问类型的代码。

表 7-2 器件访问类型代码
访问类型 代码 说明
读取类型
R R 读取
写入类型
W W 写入
复位或默认值
-n 复位后的值或默认值

7.1.1 R0 寄存器（偏移 = 0h）[复位 = 0000h]

表 7-3 展示了 R0。

返回到汇总表。

表 7-3 R0 寄存器字段说明
位 字段 类型 复位 说明
15-2 未披露 R 0h 将该字段编程为 0x0。
1 POWERDOWN R/W 0h 将器件设置为低功耗状态。其他寄存器的状态保持不变。
0 复位 R/W 0h 软复位。复位整个逻辑和寄存器（相当于上电复位）。下次写入寄存器时自行清除。

7.1.2 R1 寄存器（偏移 = 1h）[复位 = 000Ah]

表 7-4 展示了 R1。

返回到汇总表。

表 7-4 R1 寄存器字段说明
位 字段 类型 复位 说明
15-5 未披露 R/W 0h 将该字段编程为 0x0。
4 LD_DIS R/W 0h 如果设置为 0x1，则禁用在倍频器模式下从 MUXOUT 引脚产生的锁定检测状态。
在连接多个器件并希望在倍频器模式下执行回读操作时，该位必须设置为 1。
  • 0h = 锁定检测
  • 1h = 回读
3 READBACK_CTRL R/W 1h 将此字段设置为 0x1 以读回写入的寄存器值。将该字段设置为 0x0 可读回由器件内部状态机设置的值。
2-0 未披露 R/W 2h 将该字段编程为 0x2。

7.1.3 R2 寄存器（偏移 = 2h）[复位 = 00BFh]

表 7-5 展示了 R2。

返回到汇总表。

表 7-5 R2 寄存器字段说明
位 字段 类型 复位 说明
15-10 未披露 R 0h 将该字段编程为 0x0。
9 TEMPSENSE_EN R/W 0h 温度传感器使能覆盖位
8 SYNC_EN R/W 0h 启用分频器的同步路径，并允许启用时钟位置捕获电路。用于多器件同步。如果 SYSREF_EN = 0x1，则为冗余。
7 未披露 R/W 1h 将该字段编程为 0x1。
6 SYSREF_EN R/W 0h 启用 SYSREF 子系统（当 SYSREFREQ_MODE = 0x0 时还启用 SYNC 子系统）。将该位设置为 0x0 会完全禁用所有 SYNC、SYSREF 和时钟位置捕获电路，从而覆盖除 SYNC_EN 之外的其他断电/使能位的状态。如果 SYNC_EN = 0x1，则无论 SYSREF_EN 的状态如何，SYNC 路径和时钟位置捕获电路仍处于启用状态。
5 未披露 R/W 1h 将该字段编程为 0x1。
4 LOGIC_EN R/W 1h 启用 LOGICLK 子系统（LOGICLKOUT、LOGISYSREFOUT）。将该位设置为 0x0 会完全禁用所有 LOGICLKOUT 和 LOGISYSREFOUT 电路，从而覆盖其他断电/使能位的状态。
3 CH3_EN R/W 1h 启用 CH3（CLKOUT3、SYSREFOUT3）。将该位设置为 0 将完全禁用 CH3，从而覆盖其他断电/使能位的状态。
2 CH2_EN R/W 1h 启用 CH2（CLKOUT2、SYSREFOUT2）。将该位设置为 0 将完全禁用 CH2，从而覆盖其他断电/使能位的状态。
1 CH1_EN R/W 1h 启用 CH1（CLKOUT1、SYSREFOUT1）。将该位设置为 0 将完全禁用 CH1，从而覆盖其他断电/使能位的状态。
0 CH0_EN R/W 1h 启用 CH0（CLKOUT0、SYSREFOUT0）。将该位设置为 0 将完全禁用 CH0，从而覆盖其他断电/使能位的状态。

7.1.4 R3 寄存器（偏移 = 3h）[复位 = 0000h]

表 7-6 展示了 R3。

返回到汇总表。

表 7-6 R3 寄存器字段说明
位 字段 类型 复位 说明
15-7 未披露 R/W 0h 将该字段编程为 0x0。
6-0 CLKIN_DLY R/W 0h 设置输入时钟处的延迟。延迟范围 - 60ps，步长 - 1.1ps

7.1.5 R4 寄存器（偏移 = 4h）[复位 = 000Dh]

表 7-7 展示了 R4。

返回到汇总表。

表 7-7 R4 寄存器字段说明
位 字段 类型 复位 说明
15-11 未披露 R/W 0h 将该字段编程为 0x0。
10-4 CLK0_DLY R/W 0h 设置 CLKOUT0 输出时钟处的延迟。延迟范围 - 55ps，步长 - 0.9ps
3-1 CLK0_PWR R/W 6h 设置 CLKOUT0 的输出功率。值越大，对应的输出功率就越高。
0 CLK0_EN R/W 1h 启用 CLKOUT0 输出缓冲器。

7.1.6 R5 寄存器（偏移 = 5h）[复位 = 000Dh]

表 7-8 展示了 R5。

返回到汇总表。

表 7-8 R5 寄存器字段说明
位 字段 类型 复位 说明
15-11 未披露 R/W 0h 将该字段编程为 0x0。
10-4 CLK1_DLY R/W 0h 设置 CLKOUT1 输出时钟处的延迟。延迟范围 - 55ps，步长 - 0.9ps
3-1 CLK1_PWR R/W 6h 设置 CLKOUT1 的输出功率。值越大，对应的输出功率就越高。
0 CLK1_EN R/W 1h 启用 CLKOUT1 输出缓冲器。

7.1.7 R6 寄存器（偏移 = 6h）[复位 = 000Dh]

表 7-9 展示了 R6。

返回到汇总表。

表 7-9 R6 寄存器字段说明
位 字段 类型 复位 说明
15-11 未披露 R/W 0h 将该字段编程为 0x0。
10-4 CLK2_DLY R/W 0h 设置 CLKOUT2 输出时钟处的延迟。延迟范围 - 55ps，步长 - 0.9ps
3-1 CLK2_PWR R/W 6h 设置 CLKOUT2 的输出功率。值越大，对应的输出功率就越高。
0 CLK2_EN R/W 1h 启用 CLKOUT2 输出缓冲器。

7.1.8 R7 寄存器（偏移 = 7h）[复位 = 000Dh]

表 7-10 展示了 R7。

返回到汇总表。

表 7-10 R7 寄存器字段说明
位 字段 类型 复位 说明
15-11 未披露 R/W 0h 将该字段编程为 0x0。
10-4 CLK3_DLY R/W 0h 设置 CLKOUT3 输出时钟处的延迟。延迟范围 - 55ps，步长 - 0.9ps
3-1 CLK3_PWR R/W 6h 设置 CLKOUT3 的输出功率。值越大，对应的输出功率就越高。
0 CLK3_EN R/W 1h 启用 CLKOUT3 输出缓冲器。

7.1.9 R8 寄存器（偏移 = 8h）[复位 = 5CA9h]

表 7-11 展示了 R8。

返回到汇总表。

表 7-11 R8 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R/W 0h 将该字段编程为 0x0。
14 SYSREF0_PWR_LOW R/W 1h 将 SYSREFOUT0 输出驱动器设置为低功耗。设置为值 0 可实现单端较高摆幅。
13 SYSREF0_AC R/W 0h 启用 SYSREFOUT0 交流耦合模式。
12-10 未披露 R/W 7h 将该字段编程为 0x7。
9-4 SYSREF0_VCM R/W Ah 设置 SYSREFOUT0 的输出共模电压，步长为 25mV。
必须正确设置 SYSREF0_PWR，使最小和最大输出电压处于允许的范围内。
3-1 SYSREF0_PWR R/W 4h 设置 SYSREFOUT0 的输出功率。值越大，对应的输出功率就越高。必须正确设置 SYSREFOUT0_VCM，使输出共模电压处于允许的范围内。
0 SYSREF0_EN R/W 1h 启用 SYSREFOUT0 输出缓冲器。

7.1.10 R9 寄存器（偏移 = 9h）[复位 = 5CA9h]

表 7-12 展示了 R9。

返回到汇总表。

表 7-12 R9 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R/W 0h 将该字段编程为 0x0。
14 SYSREF1_PWR_LOW R/W 1h 将 SYSREFOUT1 输出驱动器设置为低功耗。设置为值 0 可实现单端较高摆幅。
13 SYSREF1_AC R/W 0h 启用 SYSREFOUT1 交流耦合模式。
12-10 未披露 R/W 7h 将该字段编程为 0x7。
9-4 SYSREF1_VCM R/W Ah 设置 SYSREFOUT1 的输出共模电压，步长为 25mV。
必须正确设置 SYSREF1_PWR，使最小和最大输出电压处于允许的范围内。
3-1 SYSREF1_PWR R/W 4h 设置 SYSREFOUT1 的输出功率。值越大，对应的输出功率就越高。必须正确设置 SYSREFOUT1_VCM，使输出共模电压处于允许的范围内。
0 SYSREF1_EN R/W 1h 启用 SYSREFOUT1 输出缓冲器。

7.1.11 R10 寄存器（偏移 = Ah）[复位 = 5CA9h]

表 7-13 展示了 R10。

返回到汇总表。

表 7-13 R10 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R/W 0h 将该字段编程为 0x0。
14 SYSREF2_PWR_LOW R/W 1h 将 SYSREFOUT2 输出驱动器设置为低功耗。设置为值 0 可实现单端较高摆幅。
13 SYSREF2_AC R/W 0h 启用 SYSREFOUT2 交流耦合模式。
12-10 未披露 R/W 7h 将该字段编程为 0x7。
9-4 SYSREF2_VCM R/W Ah 设置 SYSREFOUT2 的输出共模电压，步长为 25mV。
必须正确设置 SYSREF2_PWR，使最小和最大输出电压处于允许的范围内。
3-1 SYSREF2_PWR R/W 4h 设置 SYSREFOUT2 的输出功率。值越大，对应的输出功率就越高。必须正确设置 SYSREFOUT2_VCM，使输出共模电压处于允许的范围内。
0 SYSREF2_EN R/W 1h 启用 SYSREFOUT2 输出缓冲器。

7.1.12 R11 寄存器（偏移 = Bh）[复位 = 5CA9h]

表 7-14 展示了 R11。

返回到汇总表。

表 7-14 R11 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R/W 0h 将该字段编程为 0x0。
14 SYSREF3_PWR_LOW R/W 1h 将 SYSREFOUT3 输出驱动器设置为低功耗。设置为值 0 可实现单端较高摆幅。
13 SYSREF3_AC R/W 0h 启用 SYSREFOUT3 交流耦合模式。
12-10 未披露 R/W 7h 将该字段编程为 0x7。
9-4 SYSREF3_VCM R/W Ah 设置 SYSREFOUT3 的输出共模电压，步长为 25mV。
必须正确设置 SYSREF3_PWR，使最小和最大输出电压处于允许的范围内。
3-1 SYSREF3_PWR R/W 4h 设置 SYSREFOUT3 的输出功率。值越大，对应的输出功率就越高。必须正确设置 SYSREFOUT3_VCM，使输出共模电压处于允许的范围内。
0 SYSREF3_EN R/W 1h 启用 SYSREFOUT3 输出缓冲器。

7.1.13 R12 寄存器（偏移 = Ch）[复位 = 002Bh]

表 7-15 展示了 R12。

返回到汇总表。

表 7-15 R12 寄存器字段说明
位 字段 类型 复位 说明
15-13 未披露 R/W 0h 将该字段编程为 0x0。
12-11 LOGICLK_FMT R/W 0h 选择 LOGICLKOUT 输出的输出驱动器格式。
  • 0h = LVDS
  • 1h = 保留
  • 2h = CML
  • 3h = 保留
10-9 未披露 R/W 0h 将该字段编程为 0x0。
8-4 LOGICLK_VCM R/W 2h 设置 LOGICLKOUT 在 LVDS 输出格式下的输出共模电压。
必须正确设置 LOGICLK_PWR，使最小和最大输出电压处于允许的范围内。
3-1 LOGICLK_PWR R/W 5h 设置 LOGICLKOUT 的输出功率。
值越大，对应的输出功率就越高。
0 LOGICLK_EN R/W 1h 启用逻辑时钟输出缓冲器。

7.1.14 R13 寄存器（偏移 = Dh）[复位 = 002Bh]

表 7-16 展示了 R13。

返回到汇总表。

表 7-16 R13 寄存器字段说明
位 字段 类型 复位 说明
15-13 未披露 R/W 0h 将该字段编程为 0x0。
12-11 LOGISYSREF_FMT R/W 0h 选择 LOGISYSREFOUT 输出的输出驱动器格式。
  • 0h = LVDS
  • 1h = 保留
  • 2h = CML
  • 3h = 保留
10-9 未披露 R/W 0h 将该字段编程为 0x0。
8-4 LOGISYSREF_VCM R/W 2h 设置 LOGISYSREFOUT 在 LVDS 输出格式下的输出共模电压。
必须正确设置 LOGISYSREF_PWR，使最小和最大输出电压处于允许的范围内。
3-1 LOGISYSREF_PWR R/W 5h 设置 LOGISYSREFOUT 的输出功率。
值越大，对应的输出功率就越高。
0 LOGISYSREF_EN R/W 1h 启用逻辑 SYSREF 输出缓冲器。

7.1.15 R14 寄存器（偏移 = Eh）[复位 = 0084h]

表 7-17 展示了 R14。

返回到汇总表。

表 7-17 R14 寄存器字段说明
位 字段 类型 复位 说明
15 LOGICLK_DIV_RST R/W 0h 逻辑时钟分频器的手动复位。
14-13 未披露 R/W 0h 将该字段编程为 0x0。
12-3 LOGICLK_DIV R/W 10h 设置 LOGICLK 分频器值。由 LOGICLK_DIV_PRE 提供的最大输入频率必须 ≤ 3200MHz。最大 LOGICLKOUT 频率必须 ≤ 800MHz，以避免振幅衰减。
  • 0h = 保留
  • 1h = 保留
  • 2h = /2
  • 3h = /3
  • 3FFh = /1023
2-0 LOGICLK_DIV_PRE R/W 4h 设置逻辑时钟分频器的预分频器值。预分频器的输出
必须 ≤ 3.2GHz。除下列值以外的
值均保留。
  • 1h = /1
  • 2h = /2
  • 4h = /4

7.1.16 R15 寄存器（偏移 = Fh）[复位 = 0002h]

表 7-18 展示了 R15。

返回到汇总表。

表 7-18 R15 寄存器字段说明
位 字段 类型 复位 说明
15-3 未披露 R/W 0h 将该字段编程为 0x0。
2-1 LOGICLK2_DIV R/W 1h 设置 LOGICLKOUT1 逻辑时钟的分频器值。
0 LOGICLK2_EN R/W 0h 启用 LOGICLKOUT1
  • 0h = LOGISYSREFOUT
  • 1h = LOGICLKOUT1

7.1.17 R16 寄存器（偏移 = 10h）[复位 = 0030h]

表 7-19 展示了 R16。

返回到汇总表。

表 7-19 R16 寄存器字段说明
位 字段 类型 复位 说明
15-8 未披露 R 0h 将该字段编程为 0x0。
7-6 SYSREF_DLY_SCALE R/W 0h 设置 SYSREFOUT 延迟发生器的频率范围。根据相位内插器频率进行设置。
  • 0h = 400MHz 至 800MHz
  • 1h = 200MHz 至 400MHz
  • 2h = 150MHz 至 200MHz
  • 3h = 保留
5-4 SYSREFREQ_DLY_STEP R/W 3h 设置 SYSREFREQ 路径中使用的延迟元件的步长，用于 SYSREFREQ 输入延迟和时钟位置捕获。每个步长的推荐频率范围创建了给定 CLKIN 频率的最大可用步长数。这些范围包括一些重叠，以考虑工艺和温度变化。如果 CLKIN 频率被重叠范围覆盖，则较大的延迟步长会提高在时钟位置捕获期间检测到 CLKIN 上升沿的可能性。但是，值越大，包含的延迟步长就越多，因此相对于较小的步长，较大的步长在 PVT 上的总延迟变化更大。
  • 0h = 28ps（1.4GHz 至 2.7GHz）
  • 1h = 15ps（2.4GHz 至 4.7GHz）
  • 2h = 11ps（3.1GHz 至 5.7GHz）
  • 3h = 8ps（4.5GHz 至 12.8GHz）
3-2 SYSREFREQ_VCM_OFFSET R/W 0h 设置 SYSREFREQ P 与 N 处的电压偏移
  • 0h = 25mV
  • 1h = 50mV
  • 2h = 100mV
  • 3h = 150mV
1-0 SYSREFREQ_VCM R/W 0h 设置 SYSREFREQ 输入引脚共模电压
  • 0h = 零偏移（交流耦合）
  • 1h = 引脚 P 偏置为高于引脚 N（交流耦合）
  • 2h = 引脚 N 高于引脚 P（交流耦合）
  • 3h = 无偏置（直流耦合）

7.1.18 R17 寄存器（偏移 = 11h）[复位 = 0005h]

表 7-20 展示了 R17。

返回到汇总表。

表 7-20 R17 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R 0h 将该字段编程为 0x0。
11-8 未披露 R/W 0h 将该字段编程为 0x0。
7-6 SYSREFREQ_INPUT R/W 0h 设置 SYSREFREQ 块的功能
  • 0h = SYSREFREQ 引脚
  • 1h = 强制低电平
  • 2h = 保留
  • 3h = 强制高电平
5 SYSWND_UPDATE_STOP R/W 0h 将位设置为高电平后停止窗口化。
4 SYNC_STOP R/W 0h 将位设置为高电平后停止复位生成。
3 SYSWND_LATCH R/W 0h 设置在 SYNC 输入的第一个上升沿进行 SYSREF 窗口化
2 SYSREFREQ_CLR R/W 1h 复位 SYSREFREQ 信号的同步路径时序。在除 SYSREF 中继器模式之外的所有模式下，将该位保持为高电平可将内部 SYSREFREQ 信号保持为低电平，从而覆盖 SYSREFREQ_INPUT[0] 的状态。在执行 SYNC 或时钟位置捕获操作之前，必须设置和清除该位一次。
1-0 SYSREFREQ_MODE R/W 1h 设置 SYSREFREQ 输入模式功能
  • 0h = SYNC
  • 1h = SYSREFREQ
  • 2h = SYSREF 窗口化
  • 3h = 保留

7.1.19 R18 寄存器（偏移 = 12h）[复位 = 0000h]

表 7-21 展示了 R18。

返回到汇总表。

表 7-21 R18 寄存器字段说明
位 字段 类型 复位 说明
15-6 未披露 R 0h 将该字段编程为 0x0。
5-0 SYSREFREQ_DLY R/W 0h 设置外部 SYSREFREQ 信号的延迟线路步长。每个延迟线路步长都会造成一定的 SYSREFREQ 信号延迟，延迟量等于 SYSREFREQ_DLY x SYSREFREQ_DLY_STEP。在 SYNC 模式下，可以根据 rb_CLKPOS 值来确定该字段的值，从而满足 SYNC 信号相对于 CLKIN 信号的内部设置时间和保持时间要求。在 SYSREF 中继器模式下，该字段的值可用作粗略全局延迟。大于 0x3F 的值无效。由于较大的值包含更多的延迟步长，因此与较小的值相比，较大的值在整个 PVT 中的总步长变化更大。有关延迟步长计算过程的详细说明，请参阅数据表或器件 TICS Pro 配置文件。

7.1.20 R19 寄存器（偏移 = 13h）[复位 = 0004h]

表 7-22 展示了 R19。

返回到汇总表。

表 7-22 R19 寄存器字段说明
位 字段 类型 复位 说明
15-7 未披露 R 0h 将该字段编程为 0x0。
6 SYSREF_DLY_BYP R/W 0h 设置 SYSREF 延迟旁路
5-2 SYSREF_PULSE_CNT R/W 1h 对在脉冲发生器模式下生成的脉冲数进行编程。脉冲发生器是对 SYSREF 分频器进行门控的计数器；因此，脉冲持续时间和频率分别等于 SYSREF 分频器输出的占空比和频率。
  • 0h = 保留
  • 1h = 1 个脉冲
  • 2h = 2 个脉冲
  • Fh = 15 个脉冲
1-0 SYSREF_MODE R/W 0h 控制 SYSREF 信号的生成方式，也受 SYSREF_DLY_BYP 字段的影响。连续模式可生成源自 SYSREF 分频器和延迟的连续 SYSREF 时钟。在脉冲发生器模式下，SYSREFREQ 引脚上的脉冲会导致为 SYSREF 输出生成特定数量（由 SYSREF_PULSE_CNT 确定）的脉冲。在中继器模式下，SYSREFREQ 引脚上的脉冲在 SYSREF 输出端生成单个脉冲，并且只添加通过该器件的传播延迟。
  • 0h = 连续
  • 1h = 脉冲发生器
  • 2h = 中继器
  • 3h = 中继器重定时

7.1.21 R20 寄存器（偏移 = 14h）[复位 = 8082h]

表 7-23 展示了 R20。

返回到汇总表。

表 7-23 R20 寄存器字段说明
位 字段 类型 复位 说明
15-14 SYSREF_DLY_DIV R/W 2h 设置延迟发生器时钟分频，确定 fINTERPOLATOR 和延迟发生器分辨率。
  • 0h = /2 (≤ 1.6GHz)
  • 1h = /4（1.6GHz 至 3.2GHz）
  • 2h = /8（3.2GHz 至 6.4GHz）
  • 4h = /16（6.4GHz 至 12.8GHz）
13-2 SYSREF_DIV R/W 20h 设置 SYSREF 分频器。由 SYSREF_DIV_PRE 提供的最大输入频率必须 ≤ 3200MHz。最大输出频率必须 ≤ 100MHz。仅当绕过延迟发生器时，才允许奇数分频（占空比 < 50%）。
  • 0h = 保留
  • 1h = 保留
  • 2h = /2
  • 3h = /3
  • FFFh = /4095
1-0 SYSREF_DIV_PRE R/W 2h 设置 SYSREF 预分频器。最大输出频率必须 ≤ 3.2GHz。
  • 0h = /1
  • 1h = /2
  • 2h = /4
  • 3h = 保留

7.1.22 R21 寄存器（偏移 = 15h）[复位 = 01FCh]

表 7-24 展示了 R21。

返回到汇总表。

表 7-24 R21 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R/W 0h 将该字段编程为 0x0。
8-2 SYSREF0_DLY R/W 7Fh 设置 SYSREFOUT0 延迟发生器的延迟步长。在每个象限中，延迟有 127 个步长。
1-0 SYSREF0_DLY_PHASE R/W 0h 设置用于 SYSREFOUT0 延迟发生器重定时器的内插器时钟的正交相位。
  • 0h = ICLK'
  • 1h = QCLK'
  • 2h = ICLK
  • 3h = QCLK

7.1.23 R22 寄存器（偏移 = 16h）[复位 = 01FCh]

表 7-25 展示了 R22。

返回到汇总表。

表 7-25 R22 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R/W 0h 将该字段编程为 0x0。
8-2 SYSREF1_DLY R/W 7Fh 设置 SYSREFOUT1 延迟发生器的延迟步长。在每个象限中，延迟有 127 个步长。
1-0 SYSREF1_DLY_PHASE R/W 0h 设置用于 SYSREFOUT1 延迟发生器重定时器的内插器时钟的正交相位。
  • 0h = ICLK'
  • 1h = QCLK'
  • 2h = QCLK
  • 3h = ICLK

7.1.24 R23 寄存器（偏移 = 17h）[复位 = 01FCh]

表 7-26 展示了 R23。

返回到汇总表。

表 7-26 R23 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R/W 0h 将该字段编程为 0x0。
8-2 SYSREF2_DLY R/W 7Fh 设置 SYSREFOUT2 延迟发生器的延迟步长。在每个象限中，延迟有 127 个步长。
1-0 SYSREF2_DLY_PHASE R/W 0h 设置用于 SYSREFOUT2 延迟发生器重定时器的内插器时钟的正交相位。
  • 0h = ICLK'
  • 1h = QCLK'
  • 2h = QCLK
  • 3h = ICLK

7.1.25 R24 寄存器（偏移 = 18h）[复位 = 01FCh]

表 7-27 展示了 R24。

返回到汇总表。

表 7-27 R24 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R/W 0h 将该字段编程为 0x0。
8-2 SYSREF3_DLY R/W 7Fh 设置 SYSREFOUT3 延迟发生器的延迟步长。在每个象限中，延迟有 127 个步长。
1-0 SYSREF3_DLY_PHASE R/W 0h 设置用于 SYSREFOUT3 延迟发生器重定时器的内插器时钟的正交相位。
  • 0h = ICLK'
  • 1h = QCLK'
  • 2h = QCLK
  • 3h = ICLK

7.1.26 R25 寄存器（偏移 = 19h）[复位 = 01FCh]

表 7-28 展示了 R25。

返回到汇总表。

表 7-28 R25 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R/W 0h 将该字段编程为 0x0。
8-2 LOGISYSREF_DLY R/W 7Fh 设置 LOGISYSREF 延迟发生器的延迟步长。在每个象限中，延迟有 127 个步长。
1-0 LOGISYSREF_DLY_PHASE R/W 0h 设置用于 LOGISYSREFOUT 延迟发生器重定时器的内插器时钟的正交相位。
  • 0h = ICLK'
  • 1h = QCLK'
  • 2h = QCLK
  • 3h = ICLK

7.1.27 R26 寄存器（偏移 = 1Ah）[复位 = 00D1h]

表 7-29 展示了 R26。

返回到汇总表。

表 7-29 R26 寄存器字段说明
位 字段 类型 复位 说明
15-8 未披露 R/W 0h 将该字段编程为 0x0。
7-5 SMCLK_DIV R/W 6h 设置状态机时钟分频器。进一步对状态机时钟预分频器的输出进行分频。由 SMCLK_DIV_PRE 提供的输入频率必须 ≤ 1600MHz。输出频率必须 ≤ 30MHz。分频值为 2SMCLK_DIV。
  • 0h = /1
  • 1h = /2
  • 2h = /4
  • 3h = /8
  • 4h = /16
  • 5h = /32
  • 6h = /64
  • 7h = /128
4-1 SMCLK_DIV_PRE R/W 8h 状态机时钟预分频器（一个热分频器）。状态机时钟从输入时钟分频。预分频器的输出必须 ≤1600MHz。除所列值以外的值均保留。
  • 2h = /2
  • 4h = /4
  • 8h = /8
0 SMCLK_EN R/W 1h 启用状态机时钟发生器。仅在用于校准倍频器和执行倍频器锁定检测（包括在 MUXOUT 引脚上检测）时需启用。如果未使用倍频器，或者未使用倍频器锁定检测特性，则可禁用状态机时钟发生器，以更大限度减少串扰。

7.1.28 R27 寄存器（偏移 = 1Bh）[复位 = 3609h]

表 7-30 展示了 R27。

返回到汇总表。

表 7-30 R27 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 3h 将该字段编程为 0x3。
11 MULT_HIPFD_EN R/W 0h 在倍频器模式下高于 4.2GHz 频率时，要优化电流，则将该位与 R0 一同从低电平切换至高电平。要在没有 R0 的情况下将该位设置为高电平，则将电流增加 20mA。
10 未披露 R/W 1h 将该字段编程为 0x1。
9 FCAL_EN R/W 1h 启用频率校准。在该位为高电平时写入此寄存器会触发倍频器频率校准。如果未使用倍频器，则设置为 0。
8-7 未披露 R/W 0h 将该字段编程为 0x0。
6 CLK_DIV_RST R/W 0h 复位主时钟分频器。如果在运行过程中更改了时钟分频器值，则在设置新分频器值后将该位设置为高电平，然后再设置为低电平。当 SYSREFREQ_MODE = 0x0 且 SYNC_EN = 0x1 时将器件与 SYSREFREQ 引脚同步也会复位主时钟分频器。该位在分频器模式之外无效。
5-3 CLK_DIV R/W 1h CLK_DIV 和 CLK_MULT 是同一字段的别名。
当 CLK_MUX=1（缓冲器模式）时，将忽略该字段。
当 CLK_MUX = 2（分频器模式）时，时钟分频器为 CLK_DIV + 1。CLK_DIV 的有效范围为 1 至 7。将其设置为 0 将禁用主时钟分频器并恢复到缓冲器模式。
当 CLK_MUX = 3（倍频器模式）时，倍频器值为 CLK_MULT。有效范围为 1 至 7。
2-0 CLK_MUX R/W 1h 选择主时钟输出的功能
  • 0h = 保留
  • 1h = 缓冲器
  • 2h = 分频器
  • 3h = 倍频器

7.1.29 R29 寄存器（偏移 = 1Dh）[复位 = 0000h]

表 7-31 展示了 R29。

返回到汇总表。

表 7-31 R29 寄存器字段说明
位 字段 类型 复位 说明
15-0 rb_CLKPOS[31:16] R 0h 存储 CLKIN 信号上升沿位置相对于 SYSREFREQ 上升沿的快照，该快照从 LSB 开始并在 MSB 结束。每个位都代表 CLKIN 信号的一个样片，由 SYSREFREQ_DLY_STEP 字段确定的延迟隔开。rb_CLKPOS 的第一位和最后一位始终保持置位状态，指示捕获窗口边界条件下的不确定性。CLKIN 上升沿由从 LSB 到 MSB 的两个设置位的每个序列表示，包括边界条件下的位。快照中 CLKIN 上升沿的位置以及 CLKIN 信号周期和延迟步长可用于计算 SYSREFREQ_DLY_STEP 的值，从而更大限度地延长 SYSREFREQ 引脚上 SYNC 信号的设置时间和保持时间。

7.1.30 R30 寄存器（偏移 = 1Eh）[复位 = 0000h]

表 7-32 展示了 R30。

返回到汇总表。

表 7-32 R30 寄存器字段说明
位 字段 类型 复位 说明
15-0 rb_CLKPOS R 0h rb_CLKPOS 字段的 LSB。

7.1.31 R31 寄存器（偏移 = 1Fh）[复位 = 0000h]

表 7-33 展示了 R31。

返回到汇总表。

表 7-33 R31 寄存器字段说明
位 字段 类型 复位 说明
15-14 未披露 R 0h 将该字段编程为 0x0。
13-11 未披露 R 0h 将该字段编程为 0x0。
10-0 rb_TEMPSENSE R 0h 片上温度传感器的回读值。

7.1.32 R32 寄存器（偏移 = 20h）[复位 = 0000h]

表 7-34 展示了 R32。

返回到汇总表。

表 7-34 R32 寄存器字段说明
位 字段 类型 复位 说明
15-0 rb_VER_ID R 0h 版本 ID。

7.1.33 R36 寄存器（偏移 = 24h）[复位 = 84A3h]

表 7-35 展示了 R36。

返回到汇总表。

表 7-35 R36 寄存器字段说明
位 字段 类型 复位 说明
15-10 未披露 R/W 21h 将该字段编程为 0x42。
9-8 未披露 R/W 0h 将该字段编程为 0x3。
7-6 未披露 R/W 2h 将该字段编程为 0x0。
5-0 未披露 R/W 23h 将该字段编程为 0x16。

7.1.34 R37 寄存器（偏移 = 25h）[复位 = 0000h]

表 7-36 展示了 R37。

返回到汇总表。

表 7-36 R37 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14-1 未披露 R 0h 将该字段编程为 0x0。
0 rb_LOCK_DETECT R 0h 在倍频器模式下读回锁定检测状态
  • 0h = 未锁定
  • 1h = 锁定检测

7.1.35 R39 寄存器（偏移 = 27h）[复位 = 78E1h]

表 7-37 展示了 R39。

返回到汇总表。

表 7-37 R39 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 4h 将该字段编程为 0x4。
8-4 未披露 R/W Eh 将该字段编程为 0x16。
3-0 未披露 R/W 1h 将该字段编程为 0x1。

7.1.36 R40 寄存器（偏移 = 28h）[复位 = 78E1h]

表 7-38 展示了 R40。

返回到汇总表。

表 7-38 R40 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 4h 将该字段编程为 0x4。
8-4 未披露 R/W Eh 将该字段编程为 0x16。
3-0 未披露 R/W 1h 将该字段编程为 0x3。

7.1.37 R41 寄存器（偏移 = 29h）[复位 = 78F3h]

表 7-39 展示了 R41。

返回到汇总表。

表 7-39 R41 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 4h 将该字段编程为 0x2。
8-4 未披露 R/W Fh 将该字段编程为 0x14。
3-0 未披露 R/W 3h 将该字段编程为 0x1。

7.1.38 R42 寄存器（偏移 = 2Ah）[复位 = 76F3h]

表 7-40 展示了 R42。

返回到汇总表。

表 7-40 R42 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 3h 将该字段编程为 0x3。
8-4 未披露 R/W Fh 将该字段编程为 0x14。
3-0 未披露 R/W 3h 将该字段编程为 0x1。

7.1.39 R43 寄存器（偏移 = 2Bh）[复位 = 7707h]

表 7-41 展示了 R43。

返回到汇总表。

表 7-41 R43 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 3h 将该字段编程为 0x3。
8-4 未披露 R/W 10h 将该字段编程为 0x14。
3-0 未披露 R/W 7h 将该字段编程为 0x1。

7.1.40 R44 寄存器（偏移 = 2Ch）[复位 = 7707h]

表 7-42 展示了 R44。

返回到汇总表。

表 7-42 R44 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 7h 将该字段编程为 0x7。
11-9 未披露 R/W 3h 将该字段编程为 0x2。
8-4 未披露 R/W 10h 将该字段编程为 0x16。
3-0 未披露 R/W 7h 将该字段编程为 0x1。

7.1.41 R45 寄存器（偏移 = 2Dh）[复位 = 2ABFh]

表 7-43 展示了 R45。

返回到汇总表。

表 7-43 R45 寄存器字段说明
位 字段 类型 复位 说明
15-12 未披露 R/W 2h 将该字段编程为 0x2。
11-10 未披露 R/W 2h 将该字段编程为 0x3。
9-8 未披露 R/W 2h 将该字段编程为 0x3。
7-6 未披露 R/W 2h 将该字段编程为 0x3。
5-4 未披露 R/W 3h 将该字段编程为 0x3。
3-2 未披露 R/W 3h 将该字段编程为 0x3。
1-0 未披露 R/W 3h 将该字段编程为 0x3。

7.1.42 R54 寄存器（偏移 = 36h）[复位 = 0000h]

表 7-44 展示了 R54。

返回到汇总表。

表 7-44 R54 寄存器字段说明
位 字段 类型 复位 说明
15-14 未披露 R 0h 将该字段编程为 0x0。
13-4 未披露 R/W 0h 将该字段编程为 0x0。
3-2 未披露 R/W 0h 将该字段编程为 0x3。
1-0 未披露 R/W 0h 将该字段编程为 0x2。

7.1.43 R55 寄存器（偏移 = 37h）[复位 = 0000h]

表 7-45 展示了 R55。

返回到汇总表。

表 7-45 R55 寄存器字段说明
位 字段 类型 复位 说明
15-6 未披露 R/W 0h 将该字段编程为 0x0。
5-0 DEV_IOPT_CTRL R/W 0h 在所有模式下（也包括断电模式），将该字段设置为 0x6。
在倍频器模式下，进行校准前将该字段设置为 0x6，校准后再将该字段更改为 0x1

7.1.44 R77 寄存器（偏移 = 4Dh）[复位 = 0000h]

表 7-46 展示了 R77。

返回到汇总表。

表 7-46 R77 寄存器字段说明
位 字段 类型 复位 说明
15-2 未披露 R/W 0h 将该字段编程为 0x0。
1-0 未披露 R/W 0h 将该字段编程为 0x2。