ZHCSUN6A April   2025  – August 2025 TPS7H3024-SP

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 质量合格检验
    8. 6.8 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 输入电压 (IN)，VLDO 和 REFCAP
        1. 8.3.1.1 欠压锁定 (VPOR_IN < VIN < UVLO)
        2. 8.3.1.2 上电复位 (VIN < VPOR_IN)
      2. 8.3.2 SR_UVLO
      3. 8.3.3 SENSEx 输入
        1. 8.3.3.1 VTH_SENSEX 和 VOUTx_RISE
        2. 8.3.3.2 IHYS_SENSEx 和 VOUTx_FALL
        3. 8.3.3.3 输入到输出时序图
        4. 8.3.3.4 顶部和底部电阻分压器设计公式
      4. 8.3.4 模式
      5. 8.3.5 输出级（RESETx、PWRGD、WDO、PULL_UP1 和 PULL_UP2）
        1. 8.3.5.1 推挽输出
      6. 8.3.6 WDI
      7. 8.3.7 用户可编程 TIMERS
        1. 8.3.7.1 DLY_TMR
        2. 8.3.7.2 WD_TMR
    4. 8.4 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 窗口电压监控
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 输入电源和去耦电容器
          2. 9.2.1.2.2 SR_UVLO 阈值
          3. 9.2.1.2.3 SENSEx 阈值
        3. 9.2.1.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

6.6 时序要求

在 3V ≤ VIN ≤ 14V、RDLY_TMR = 10kΩ、RREG_TMR = 10kΩ、VPULL_UP1 = 3.3V、VPULL_UP2 = 3.3V、温度范围（TA = –55°C 至 125°C）的条件下测得，除非另有说明；包括 TA = 25°C 时对 RHA 器件进行的 E 组辐射测试 (1)
参数 测试条件 子组 (2) 最小值 典型值 最大值 单位
tSTART_UP_DLY 启动延迟时间 (3) VREFCAP ≥ 1.1V，请参阅 图 7-1 1、2、3 0.3 2.8 ms
tpd_RESETx RESET 传播延迟 DLY_TMR = 开路，
请参阅图 7-2 和图 7-3
1、2、3

 0.62 4.3 µs
tpd_PWRGD PWRGD 传播延迟 DLY_TMR = 开路，
请参阅 图 7-4
1、2、3

 0.51 4.3 µs
tpd_SR_UVLO SR_UVLO 传播延迟  请参阅图 7-5
1、2、3

 0.92 2 µs
tpd_WDI WDI 传播延迟  请参阅图 7-6 tWD_TMR = 0.52s
1、2、3

 23 40 µs
tWD_TMR = 1s 47 80
tWD_TMR = 1.5s 68 116
tPW_WDI WDI 最小脉冲宽度  请参阅图 7-7 4、5、6
2

 × tWD_OSC
tPW_SR_UVLO 有效复位的 SR_UVLO 最小脉冲宽度  请参阅图 7-8 4、5、6 0.61 1.1 µs
th_VENSEx_FAULT 有效故障检测的 VSENSEx 保持时间 CLOAD = 100pF，请参阅图 7-9 和
图 7-10		 4、5、6 0.56 2.2 µs
th_VENSEx_RISE VSENSEx 保持时间的上升阈值 请参阅图 7-11 和图 7-12  4、5、6 3.7 µs
(1) 有关 RHA 器件的其他信息，请参阅 5962R24206 SMD（标准微电路图）。
(2) 有关子组定义，请参阅质量合格检验表。
(3) 在上电期间，VIN 必须等于或高于 UVLORISE(MAX) 至少 tStart_up_delay 的时间，以使所有内部基准都在规格范围内。