ZHCSQZ2 November   2025 LM65680

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 相关产品
  6. 5 引脚配置和功能
    1. 5.1 可润湿侧翼
    2. 5.2 针对间隙和 FMEA 进行引脚排列设计
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性描述
      1. 7.3.1  输入电压范围（VIN1、VIN2）
      2. 7.3.2  高压偏置电源子稳压器（VCC、BIAS）
      3. 7.3.3  精度使能和可调节电压 UVLO (EN/UVLO)
      4. 7.3.4  输出电压设定点（FB、BIAS）
      5. 7.3.5  开关频率 (RT)
      6. 7.3.6  模式选择和时钟同步 (MODE/SYNC)
        1. 7.3.6.1 时钟同步
        2. 7.3.6.2 时钟锁定
      7. 7.3.7  设备配置 (CNFG/SYNCOUT)
      8. 7.3.8  双随机展频 (DRSS)
      9. 7.3.9  高侧 MOSFET 和栅极驱动 (BST)
      10. 7.3.10 可配置软启动 (SS)
        1. 7.3.10.1 从压降中恢复
      11. 7.3.11 保护功能
        1. 7.3.11.1 电源正常监视器 (PG)
        2. 7.3.11.2 过流和短路保护
        3. 7.3.11.3 断续模式保护
        4. 7.3.11.4 热关断
      12. 7.3.12 两相单输出运行
    4. 7.4 器件功能模式
      1. 7.4.1 关断模式
      2. 7.4.2 工作模式
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 动力总成元件
        1. 8.1.1.1 降压电感器
        2. 8.1.1.2 输出电容器
        3. 8.1.1.3 输入电容器
        4. 8.1.1.4 EMI 滤波器
      2. 8.1.2 误差放大器和补偿
      3. 8.1.3 最高环境温度
        1. 8.1.3.1 降额曲线
    2. 8.2 典型应用
      1. 8.2.1 设计 1 — 具有宽输入电压范围和高效率的 5V、8A 同步降压稳压器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1  使用 WEBENCH® 工具创建定制设计方案
          2. 8.2.1.2.2  选择开关频率
          3. 8.2.1.2.3  降压电感器选择
          4. 8.2.1.2.4  输入电容器选型
          5. 8.2.1.2.5  输出电容器
          6. 8.2.1.2.6  输出电压设定点
          7. 8.2.1.2.7  补偿器件
          8. 8.2.1.2.8  设置输入电压 UVLO
          9. 8.2.1.2.9  减轻 EMI、RDRSS
          10. 8.2.1.2.10 自举电容器，CBST
        3. 8.2.1.3 应用曲线
      2.      设计 2 – 高效率 48V 至 12V 400kHz 同步降压稳压器
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
          1. 8.2.2.2.1 降压电感器选择
          2. 8.2.2.2.2 输入电容器选型
          3. 8.2.2.2.3 输出电容器
          4. 8.2.2.2.4 输出电压设定点
          5. 8.2.2.2.5 补偿器件
          6. 8.2.2.2.6 前馈电容器
          7. 8.2.2.2.7 软启动电容器
        3. 8.2.2.3 应用曲线
    3. 8.3 最佳设计实践
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
        1. 8.5.1.1 热设计和布局
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 第三方产品免责声明
      2. 9.1.2 开发支持
        1. 9.1.2.1 使用 WEBENCH® 工具创建定制设计方案
    2. 9.2 文档支持
      1. 9.2.1 相关文档
        1. 9.2.1.1 低 EMI 设计资源
        2. 9.2.1.2 热设计资源
        3. 9.2.1.3 多相位设计资源
        4. 9.2.1.4 PCB 布局资源
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

5.2 针对间隙和 FMEA 进行引脚排列设计

如 图 5-1 所示，LM65680/60/40 具有精心设计的引脚排列布局，可在高压引脚（VIN、SW 和 BST）与接地 (PGND) 之间提供至少 0.7mm 的间隙间距，以满足 IPC-2221B 和 IPC-9592B 外部导体间隙规则。从 VIN1 和 VIN2 到 PGND DAP 的间隙为 1.1mm。SW1、SW2、SW3 和 BST 到 PGND DAP 的间隙为 0.7mm。此外，NC（无连接）引脚用于隔离 VIN1 与 PGND1、VIN2 与 PGND2、VIN2 与 BST，以及 BIAS 与 PG。

此外，引脚排列专为、具有更严格的质量、安全性及可靠性要求的关键应用而设计。在引脚 FMEA（故障模式影响分析）中，典型故障场景包括接地短路、输入电源 (VIN) 短路、相邻引脚短路，以及引脚开路情况。这些故障被视为作用于 IC 外部，因此被归类为板级故障，而非 IC 级可靠性故障。此类故障的典型成因包括导致引脚间短路的杂散导电纤维，或电路板制造缺陷引起的走线开路。