ZHCSNU9G April   2021  – May 2024 AM2431 , AM2432 , AM2434

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 终端配置和功能
    1. 5.1 引脚图
      1. 5.1.1 AM243x ALV 引脚图
      2. 5.1.2 AM243x ALX 引脚图
    2. 5.2 引脚属性
      1.      13
      2.      14
      3. 5.2.1 AM243x 封装比较表（ALV 与 ALX）
    3. 5.3 信号说明
      1.      17
      2. 5.3.1  AM243x_ALX 封装 - 不支持的接口和信号
      3. 5.3.2  ADC
        1.       主域实例
          1.        21
      4. 5.3.3  CPSW
        1.       主域实例
          1.        24
          2.        25
          3.        26
          4.        27
          5. 5.3.3.1.1 CPSW3G IOSET
      5. 5.3.4  CPTS
        1.       主域实例
          1.        31
          2.        32
      6. 5.3.5  DDRSS
        1.       主域实例
          1.        35
      7. 5.3.6  ECAP
        1.       主域实例
          1.        38
          2.        39
          3.        40
      8. 5.3.7  仿真和调试
        1.       主域实例
          1.        43
        2.       MCU 域实例
          1.        45
      9. 5.3.8  EPWM
        1.       主域实例
          1.        48
          2.        49
          3.        50
          4.        51
          5.        52
          6.        53
          7.        54
          8.        55
          9.        56
          10.        57
      10. 5.3.9  EQEP
        1.       主域实例
          1.        60
          2.        61
          3.        62
      11. 5.3.10 FSI
        1.       主域实例
          1.        65
          2.        66
          3.        67
          4.        68
          5.        69
          6.        70
          7.        71
          8.        72
      12. 5.3.11 GPIO
        1.       主域实例
          1.        75
          2.        76
        2.       MCU 域实例
          1.        78
      13. 5.3.12 GPMC
        1.       主域实例
          1.        81
          2. 5.3.12.1.1 GPMC0 IOSET (ALV)
      14. 5.3.13 I2C
        1.       主域实例
          1.        85
          2.        86
          3.        87
          4.        88
        2.       MCU 域实例
          1.        90
          2.        91
      15. 5.3.14 MCAN
        1.       主域实例
          1.        94
          2.        95
      16. 5.3.15 SPI (MCSPI)
        1.       主域实例
          1.        98
          2.        99
          3.        100
          4.        101
          5.        102
        2.       MCU 域实例
          1.        104
          2.        105
      17. 5.3.16 MMC
        1.       主域实例
          1.        108
          2.        109
      18. 5.3.17 OSPI
        1.       主域实例
          1.        112
      19. 5.3.18 电源
        1.       114
      20. 5.3.19 PRU_ICSSG
        1.       主域实例
          1.        117
          2.        118
      21. 5.3.20 保留
        1.       120
      22. 5.3.21 SERDES
        1.       主域实例
          1.        123
      23. 5.3.22 系统和其他
        1. 5.3.22.1 启动模式配置
          1.        主域实例
            1.         127
        2. 5.3.22.2 计时
          1.        MCU 域实例
            1.         130
        3. 5.3.22.3 系统
          1.        主域实例
            1.         133
          2.        MCU 域实例
            1.         135
        4. 5.3.22.4 VMON
          1.        137
      24. 5.3.23 计时器
        1.       主域实例
          1.        140
        2.       MCU 域实例
          1.        142
      25. 5.3.24 UART
        1.       主域实例
          1.        145
          2.        146
          3.        147
          4.        148
          5.        149
          6.        150
          7.        151
        2.       MCU 域实例
          1.        153
          2.        154
      26. 5.3.25 USB
        1.       主域实例
          1.        157
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  上电小时数 (POH)
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  功耗摘要
    7. 6.7  电气特性
      1. 6.7.1  I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.7.2  失效防护复位（FS 复位）电气特性
      3. 6.7.3  高频振荡器 (HFOSC) 电气特性
      4. 6.7.4  eMMCPHY 电气特性
      5. 6.7.5  SDIO 电气特性
      6. 6.7.6  LVCMOS 电气特性
      7. 6.7.7  ADC12B 电气特性（ALV 封装）
      8. 6.7.8  ADC10B 电气特性（ALX 封装）
      9. 6.7.9  USB2PHY 电气特性
      10. 6.7.10 串行器/解串器 PHY 电气特性
      11. 6.7.11 DDR 电气特性
    8. 6.8  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.8.1 建议的 OTP 电子保险丝编程操作条件
      2. 6.8.2 硬件要求
      3. 6.8.3 编程序列
      4. 6.8.4 对硬件保修的影响
    9. 6.9  热阻特性
      1. 6.9.1 热阻特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源要求
        1. 6.10.2.1 电源压摆率要求
        2. 6.10.2.2 电源时序
          1. 6.10.2.2.1 上电时序
          2. 6.10.2.2.2 下电时序
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规格
        1. 6.10.4.1 输入时钟/振荡器
          1. 6.10.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.10.5 外设
        1. 6.10.5.1  CPSW3G
          1. 6.10.5.1.1 CPSW3G MDIO 时序
          2. 6.10.5.1.2 CPSW3G RMII 时序
          3. 6.10.5.1.3 CPSW3G RGMII 时序
          4. 6.10.5.1.4 CPSW3G IOSET
        2. 6.10.5.2  DDRSS
        3. 6.10.5.3  ECAP
        4. 6.10.5.4  EPWM
        5. 6.10.5.5  EQEP
        6. 6.10.5.6  FSI
        7. 6.10.5.7  GPIO
        8. 6.10.5.8  GPMC
          1. 6.10.5.8.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.10.5.8.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.10.5.8.3 GPMC 和 NAND 闪存 - 异步模式
          4. 6.10.5.8.4 GPMC0 IOSET (ALV)
        9. 6.10.5.9  I2C
        10. 6.10.5.10 MCAN
        11. 6.10.5.11 MCSPI
          1. 6.10.5.11.1 MCSPI - 控制器模式
          2. 6.10.5.11.2 MCSPI - 外设模式
        12. 6.10.5.12 MMCSD
          1. 6.10.5.12.1 MMC0 - eMMC 接口
            1. 6.10.5.12.1.1 旧 SDR 模式
            2. 6.10.5.12.1.2 高速 SDR 模式
            3. 6.10.5.12.1.3 高速 DDR 模式
            4. 6.10.5.12.1.4 HS200 模式
          2. 6.10.5.12.2 MMC1 - SD/SDIO 接口
            1. 6.10.5.12.2.1 默认速度模式
            2. 6.10.5.12.2.2 高速模式
            3. 6.10.5.12.2.3 UHS–I SDR12 模式
            4. 6.10.5.12.2.4 UHS–I SDR25 模式
            5. 6.10.5.12.2.5 UHS–I SDR50 模式
            6. 6.10.5.12.2.6 UHS–I DDR50 模式
            7. 6.10.5.12.2.7 UHS–I SDR104 模式
        13. 6.10.5.13 CPTS
        14. 6.10.5.14 OSPI
          1. 6.10.5.14.1 OSPI0 PHY 模式
            1. 6.10.5.14.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.10.5.14.1.2 无数据训练的 OSPI0
              1. 6.10.5.14.1.2.1 OSPI0 PHY SDR 时序
              2. 6.10.5.14.1.2.2 OSPI0 PHY DDR 时序
          2. 6.10.5.14.2 OSPI0 Tap 模式
            1. 6.10.5.14.2.1 OSPI0 Tap SDR 时序
            2. 6.10.5.14.2.2 OSPI0 Tap DDR 时序
        15. 6.10.5.15 PCIe
        16. 6.10.5.16 PRU_ICSSG
          1. 6.10.5.16.1 PRU_ICSSG 可编程实时单元 (PRU)
            1. 6.10.5.16.1.1 PRU_ICSSG PRU 直接 输出模式时序
            2. 6.10.5.16.1.2 PRU_ICSSG PRU 并行捕获模式时序
            3. 6.10.5.16.1.3 PRU_ICSSG PRU 移位模式时序
            4. 6.10.5.16.1.4 PRU_ICSSG PRU Σ-Δ 和外设接口
              1. 6.10.5.16.1.4.1 PRU_ICSSG PRU Σ-Δ 和外设接口时序
          2. 6.10.5.16.2 PRU_ICSSG 脉宽调制 (PWM)
            1. 6.10.5.16.2.1 PRU_ICSSG PWM 时序
          3. 6.10.5.16.3 PRU_ICSSG 工业以太网外设 (IEP)
            1. 6.10.5.16.3.1 PRU_ICSSG IEP 时序
          4. 6.10.5.16.4 PRU_ICSSG 通用异步接收器/发送器 (UART)
            1. 6.10.5.16.4.1 PRU_ICSSG UART 时序
          5. 6.10.5.16.5 PRU_ICSSG 增强型捕获外设 (ECAP)
            1. 6.10.5.16.5.1 PRU_ICSSG ECAP 时序
          6. 6.10.5.16.6 PRU_ICSSG RGMII、MII_RT 和开关
            1. 6.10.5.16.6.1 PRU_ICSSG MDIO 时序
            2. 6.10.5.16.6.2 PRU_ICSSG MII 时序
            3. 6.10.5.16.6.3 PRU_ICSSG RGMII 时序
        17. 6.10.5.17 计时器
        18. 6.10.5.18 UART
        19. 6.10.5.19 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 布线
        2. 6.10.6.2 JTAG
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-R5F 子系统 (R5FSS)
      2. 7.2.2 Arm Cortex-M4F (M4FSS)
    3. 7.3 加速器和协处理器
      1. 7.3.1 可编程实时单元子系统和工业通信子系统 (PRU_ICSSG)
    4. 7.4 其他子系统
      1. 7.4.1 PDMA 控制器
      2. 7.4.2 外设
        1. 7.4.2.1  ADC
        2. 7.4.2.2  DCC
        3. 7.4.2.3  双倍数据速率 (DDR) 外部存储器接口 (DDRSS)
        4. 7.4.2.4  ECAP
        5. 7.4.2.5  EPWM
        6. 7.4.2.6  ELM
        7. 7.4.2.7  ESM
        8. 7.4.2.8  GPIO
        9. 7.4.2.9  EQEP
        10. 7.4.2.10 通用存储器控制器 (GPMC)
        11. 7.4.2.11 I2C
        12. 7.4.2.12 MCAN
        13. 7.4.2.13 MCRC 控制器
        14. 7.4.2.14 MCSPI
        15. 7.4.2.15 MMCSD
        16. 7.4.2.16 OSPI
        17. 7.4.2.17 外设组件快速互连 (PCIe)
        18. 7.4.2.18 串行器/解串器 (SerDes) PHY
        19. 7.4.2.19 实时中断 (RTI/WWDT)
        20. 7.4.2.20 双模计时器 (DMTIMER)
        21. 7.4.2.21 UART
        22. 7.4.2.22 通用串行总线子系统 (USBSS)
  9. 8 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 电源设计
        2. 8.1.1.2 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 通用布线指南
      2. 8.2.2 DDR 电路板设计和布局布线指南
      3. 8.2.3 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.3.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.3.2 外部电路板环回
        3. 8.2.3.3 DQS（仅适用于八路 SPI 器件）
      4. 8.2.4 USB VBUS 设计指南
      5. 8.2.5 系统电源监测设计指南
      6. 8.2.6 高速差分信号布线指南
      7. 8.2.7 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
      2. 8.3.2 振荡器接地连接
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
      1. 9.3.1 注意事项和警告信息
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

1 特性

处理器内核：
  • 多达 2 个双核 Arm Cortex®-R5F MCU 子系统，工作频率高达 800MHz，高度集成，可实现实时处理
    • 双核 Arm Cortex®-R5F 集群，支持双核和单核运算
    • 每个 R5F 内核 32KB 指令缓存和 32KB 数据缓存，所有存储器上均具有 SECDED ECC
    • 单核：每个集群 128KB TCM（每个 R5F 内核 128KB TCM）
    • 双核：每个集群 128KB TCM（每个 R5F 内核 64KB TCM）
  • 1 个高达 400MHz 的单核 Arm Cortex®-M4F MCU
    • 具有 SECDED ECC 的 256KB SRAM
存储器子系统：
  • 具有 SECDED ECC 的高达 2MB 的片上 RAM (OCSRAM)：
    • 可以按 256KB 的增量分成更小的存储器组，多达 8 个独立的存储器组
    • 每个存储器组可分配给一个内核以简化软件任务分区
  • DDR 子系统 (DDRSS)
    • 支持 LPDDR4、DDR4 存储器类型
    • 具有内联 ECC 的 16 位数据总线
    • 支持高达 1600MT/s 的速度
片上系统 (SoC) 服务：
  • 设备管理安全控制器 (DMSC-L)
    • 集中式 SoC 系统控制器
    • 管理系统服务，包括初始引导、信息安全、和时钟/复位/电源管理
    • 通过消息管理器与各种处理单元通信
    • 简化的接口可优化未使用的外设
    • 通过 JTAG 和跟踪接口实现片上调试功能
  • 数据移动子系统 (DMSS)
    • 块复制 DMA (BCDMA)
    • 数据包 DMA (PKTDMA)
    • 安全代理 (SEC_PROXY)
    • 环形加速器 (RINGACC)
  • 时间同步子系统
    • 中央平台时间同步 (CPTS) 模块
    • 具有 1024 个计时器的计时器管理器 (TIMERMANAGER)
    • 时间同步和比较事件中断路由器
工业子系统：
  • 2 个千兆位工业通信子系统 (PRU_ICSSG)
    • 可支持 Profinet IRT、Profinet RT、EtherNet/IP、EtherCAT、时间敏感网络 (TSN) 和其他网络协议
    • 与 10/100Mb PRU-ICSS 向后兼容
    • 每个 PRU_ICSSG 包含：
      • 每片 3 个 PRU RISC 内核（每个 PRU_ICSSG 2 片）
        • PRU 通用内核 (PRU)
        • PRU 实时单元内核 (PRU-RTU)
        • PRU 发送内核 (PRU-TX)
      • 每个 PRU 内核支持以下功能：
        • 具有 ECC 的指令 RAM
        • 宽边 RAM
        • 具有可选累加器的乘法器 (MAC)
        • CRC16/32 硬件加速器
        • 用于大/小端字节序转换的字节交换
        • 用于 UDP 校验和的 SUM32 硬件加速器
        • 支持抢占的任务管理器
      • 多达 2 个以太网端口
        • RGMII (10/100/1000)
        • MII (10/100)
      • 三个具有 ECC 的数据 RAM
      • 8 组 30 x 32 位寄存器暂存区存储器
      • 中断控制器和任务管理器
      • 2 个用于时间戳和其他时间同步功能的 64 位工业以太网外设 (IEP)
      • 18 个 Σ-Δ 滤波器模块 (SDFM) 接口
        • 短路逻辑
        • 过流逻辑
      • 6 个多协议位置编码器接口
      • 1 个增强型捕捉模块 (ECAP)
      • 与 16550 兼容的 UART
        • 专用 192MHz 时钟，支持 12Mbps PROFIBUS
安全性：
  • 支持安全启动
    • 硬件强制信任根 (RoT)
    • 支持通过备用密钥转换 RoT
    • 支持接管保护、IP 保护和防回滚保护
      • 支持加密加速
    • 会话感知型加密引擎可基于输入数据流自动切换密钥材料
  • 支持加密内核
    • AES – 128/192/256 位密钥大小
    • 3DES – 56/112/168 位密钥大小
    • MD5、SHA1
    • SHA2 – 224/256/384/512 位密钥大小
    • 具有真随机数生成器的 DRBG
    • 可在 RSA/ECC 处理中提供帮助的 PKA（公钥加速器），支持安全启动
  • DMA 支持
    • 调试安全性
  • 可实现隔离的广泛防火墙支持
  • 安全看门狗/计时器/IPC
    • 安全存储支持
    • 支持 XIP 模式下 OSPI 接口的实时加密
    • 通过基于数据包的硬件加密引擎为数据（有效载荷）加密/认证提供网络安全支持
    • 用于密钥和安全管理的安全协处理器 (DMSC-L)，具有实现安全性的专用设备级互连
通用连接外设：
  • 6 个内部集成电路 (I2C) 端口
  • 9 个通用异步接收/发送 (UART) 模块
  • 1 个 12 位模数转换器 (ADC)
    • 可配置采样速率：高达 4MSPS
    • 8 个多路复用模拟输入
  • 7 个多通道串行外设接口 (SPI) 控制器
  • 3 个通用 I/O (GPIO) 模块
工业和控制接口：
  • 9 个增强型脉冲宽度调制器 (EPWM) 模块
  • 3 个增强型捕捉 (ECAP) 模块
  • 3 个增强型正交编码器脉冲 (EQEP) 模块
  • 2 个模块化控制器区域网 (MCAN) 模块，具有完整 CAN-FD 支持
  • 2 个快速串行接口发送器 (FSITX) 内核
  • 6 个快速串行接口接收器 (FSIRX) 内核

高速接口：

  • 1 个集成以太网交换机支持：(CPSW)
    • 多达 2 个外部以太网端口
      • RGMII (10/100/1000)
      • RMII (10/100)
    • IEEE 1588（2008 附件 D、E 和 F）及 802.1AS PTP
    • 第 45 条 MDIO PHY 管理规范
    • 节能以太网 (802.3az)
  • 1 个 PCI-Express® 第 2 代控制器 (PCIE)
    • 支持第 2 代单通道运行
  • 1 个 USB 3.1 双角色设备 (DRD) 子系统 (USBSS)
    • 可配置为 USB 主机、USB 设备或 USB 双角色设备的端口
    • USB 设备：高速 (480Mbps) 和全速 (12Mbps)
    • USB 主机：超高速第 1 代 (5Gbps)、高速 (480Mbps)、全速 (12Mbps) 和低速 (1.5Mbps)
    • 集成了 USB VBUS 检测
  • 1 个串行器/解串器 (SERDES)
    • 一个 SERDES PHY 通道，支持
      PCI-Express® 第 2 代或 USB 超高速第 1 代
媒体和数据存储：
  • 2 个多媒体卡/安全数字 (MMCSD) 接口
    • 一个是 8 位，用于 eMMC (MMCSD0)
    • 一个是 4 位，用于 MMCSD/SDIO (MMCSD1)
    • 适用于高速卡电压从 3.3V 切换至 1.8V 的集成模拟开关
  • 1 个通用存储器控制器 (GPMC)
    • 具有 133MHz 时钟的 16 位并行总线或
    • 具有 100MHz 时钟的 32 位并行总线
    • 错误定位模块 (ELM) 支持
  • 1 个用于外部存储器的闪存子系统 (FSS)，可配置为：
    • 1 个八通道 SPI (OSPI) 闪存接口
    • 或 1 个四通道 SPI (QSPI) 闪存接口
电源管理：
  • 简单的电源时序控制要求
  • 双电压 I/O 支持 (3.3V/1.8V)
  • 集成的 SDIO LDO 可为 SD 接口处理自动电压转换
  • 集成的电压监控器，可监控过压和欠压情况
  • 集成了电源干扰检测器，可检测快速电源瞬变

功能安全：

  • 功能安全合规型
    • 专为功能安全应用开发
    • 可提供用于 IEC 61508 功能安全系统设计的文档
    • 系统可满足 SIL 3 要求
    • 硬件完整性符合 SIL 2 等级
    • 安全相关认证
    • 计算临界存储器具有 ECC 或奇偶校验
    • 针对 CPU 和片上 RAM 的内置自检 (BIST)
    • 带有专用错误引脚的错误信令模块 (ESM)
    • 所选内部总线互连的 ECC 和奇偶校验
    • 运行时安全诊断，包括：
      • 电压、温度和时钟监控
      • 窗口化看门狗计时器
      • 用于内存完整性检查的 CRC 引擎
    • 具有专用存储器、接口和 M4FSS 的 MCU 域，能够与具有防止干扰 (FFI) 功能的更大 SoC 隔离：
      • 独立互连
      • 防火墙和超时垫圈
      • 受控复位隔离
      • 专用 MCU PLL 和 MMR 控制
      • 独立的 I/O 电压电源轨
SoC 架构：
  • 支持从 OSPI/QSPI 闪存、SPI 闪存、并行 NOR 闪存、并行 NAND 闪存、UART、I2C、MMCSD、eMMC、USB、PCIe 和以太网接口进行引导。
  • 16nm FinFET 技术
封装选项：
  • ALV：17.2mm × 17.2mm、0.8mm 间距
    （441 引脚）[带盖] Flip-Chip Ball Grid Array
    (FCBGA)
  • ALX：11.0mm × 11.0mm、0.5mm 间距
    （293 引脚）[超模压塑料] Flip-Chip Chip Scale Package
    (FCCSP)