ZHCAFP8 September   2025 AM2431 , AM2432 , AM2434 , AM3351 , AM3352 , AM3354 , AM3356 , AM3357 , AM3358 , AM3359 , AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62D-Q1 , AM62L , AM62P , AM62P-Q1 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442 , AM67 , AM67A

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2电路板设计和布局指南
    1. 2.1 通用板设计指南
    2. 2.2 针对信号完整性的附加电路板设计指南
    3. 2.3 设计示例
  6. 3电路板设计仿真
    1. 3.1 电路板模型提取
      1. 3.1.1 IBIS 模型仿真
    2. 3.2 仿真设置
  7. 4总结
  8. 5参考资料

1 简介

本文档包含适用于高速并行接口电路板设计和仿真的信息。这些接口包括采用 LVCMOS I/O 缓冲器的接口。如需了解受支持的数据速率，请参阅特定于器件的数据手册。这包括八路串行外设接口 (OSPI)、RGMII（简化千兆位媒体独立接口）等接口。这些接口通常通过在相应器件上使用 LVCMOS（低压互补金属氧化物半导体）IO 缓冲器来实现。高速并行接口规范遵循 JEDEC 标准、例如 RGMII EIA/JESD 8-6 1995。