ZHCAFN0 August   2025 DP83TD510E

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2排查应用问题
    1. 2.1 原理图和布局检查清单
    2. 2.2 元件检查清单
    3. 2.3 器件运行状况检查
      1. 2.3.1 检查电源引脚
      2. 2.3.2 探测 RST_N 引脚
      3. 2.3.3 探测 CLKOUT 引脚
      4. 2.3.4 探测 SMI 引脚
    4. 2.4 读取并检查寄存器值
    5. 2.5 验证 strap 配置
    6. 2.6 环回
    7. 2.7 MDI 运行状况检查
      1. 2.7.1 链路接通常见问题
      2. 2.7.2 发送电平
        1. 2.7.2.1 更改发送电平
      3. 2.7.3 时域反射法
      4. 2.7.4 信号质量检查
      5. 2.7.5 MDI 测试模式
    8. 2.8 MII 运行状况检查
      1. 2.8.1 RGMII
      2. 2.8.2 RMII
      3. 2.8.3 MII
  6. 3总结
  7. 4参考资料

RMII

RMII 接口可通过配置或使用寄存器 0x17 进行选择。与 RGMII 和 MII 类似,RMII 也具有一定的时序要求,必须满足这些要求才能使 PHY 正常运行。数据表第 5.6 节 列出了这些要求。

与 RGMII 和 MII 不同,RMII 具有主从模式。可以在加电时配置为这些模式,无法通过寄存器更改。

如果怀疑 MAC 总线有问题,请探测布线接收器侧的线路,确保满足接收器的建立时间和保持时间以及 VIH/VIL 要求。违反这些规范的典型症状是,当 PHY 指示干净的流量(寄存器 0x15)时,MAC 上出现数据包错误

可使用寄存器 0x0017 位 [8] 来切换 RMII 时钟移位,以便满足这些要求

在 RMII 主模式下,DP83TD510 采用 25MHz 输入时钟(晶体或振荡器)运行,并为 MAC 提供基准 50MHz 时钟以同步数据。可以移位此时钟,以确保使用寄存器 0x17 [9] 满足接收器 (MAC) 的建立时间和保持时间。使能此延迟会在 50MHz 输出时钟上增加大约 4ns 的延迟。建立时间和保持时间是重要的时序要求,必须满足该要求才能确保传输过程中不会发生数据包丢失或错误。

 RMII 主信令图 2-10 RMII 主信令
 RMII 时钟移位已禁用图 2-11 RMII 时钟移位已禁用
 RMII 时钟移位已使能图 2-12 RMII 时钟移位已使能

在 RMII 从模式下,DP83TD510 采用 50MHz 输入时钟运行,PHY 和 MAC 共用该时钟。或者,PHY 还可采用 MAC 提供的 50MHz 基准时钟运行。确保在 RMII 从模式下为 PHY 提供的此时钟满足 ±100ppm 的要求,以使 PHY 正常运行。

 RMII 从信令图 2-13 RMII 从信令

由于每种模式都需要不同的输入时钟信号,因此请确保在加电期间配置正确或预期的 RMII 模式,以便器件正确启动和执行。