让我们更深入了解半导体器件被 ESD 损坏的典型方式。假设在运算放大器的反相输入端和负电源引脚之间施加较大 ESD 电位或电压（图 2-1）。

图 2-1 ESD 事件电压路径

此 ESD 事件会在其中一个输入 MOSFET 的栅极和源极之间施加较大电压，进而导致器件损坏。MOSFET 栅极氧化层的厚度为纳米级，因此 MOSFET 极易受到此类损坏。

图 2-2 MOSFET 示意图

ESD 保护二极管可提供必要防护以防发生此类损坏。器件操作不当可能会导致意外的 ESD 事件。ESD 脉冲产生的常见方式之一是通过 IC 与人的交互。人体可因行走时与地面摩擦、接触家具等行为积聚静电放电。如果未经适当 ESD 保护措施直接接触器件，这些电荷会迅速泄放到 IC 中。静电电压通常可达千伏，彰显了配置 ESD 单元的必要性。为确保器件能够承受此类事件，运算放大器将耐受快速电压浪涌（千伏范围内），经过测试后可确保器件仍正常工作。这一仿真称为人体放电模型 (HBM)。

为确保 IC 能够承受 ESD 事件，实验室中模拟的另一个现实 ESD 事件示例是充电器件模型 (CDM)。CDM 通过在器件与自动测试机（或整个组装过程中使用的其他自动化设备）之间的电荷积聚现象，模拟制造和组装过程中最常发生的事件。当器件接触接地导体时，残余电容会放电，可能会对 IC 造成损坏。需要小心操作器件，以免触发 ESD 事件。在模拟此类故障模式时，需要对器件施加高压，然后再进行功能测试。由于放电时间通常以纳秒计，因此大多数故障表现为栅极氧化物损伤（如上所示）和结损伤。

机器模型 (MM) 先前用于模拟最恶劣情况下的 HBM 事件。但这无法准确模拟现实中的 ESD 事件，因此不再使用。现在，半导体的 ESD 稳健性测试均使用 HBM 和 CDM。

JEDEC 是电子器件工程联合委员会，为半导体器件的可接受 ESD 等级（包括 HBM 和 CDM 测试）制定了行业标准。有关 JEDEC 和半导体行业要求的更多详细信息，请参阅官方网站。所有器件数据表都包含相应模型的电压阈值。典型 ESD 等级表示例如 表 2-1 所示，所用器件为 OPA596。了解器件的保护类型十分重要。下一部分将讨论不同类型的 ESD 单元。