ZHCAFB5A February   2025  – May 2025 AM2612 , AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P2-Q1 , AM263P4 , AM263P4-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2电源网检查
    1. 2.1 验证 AM26x 电源轨电压电平是否适当
    2. 2.2 验证最大电流负载
    3. 2.3 AM26x 电源序列
    4. 2.4 AM26x 电源拓扑参考
  6. 3器件引导状态
    1. 3.1 AM26x SOP 引脚状态
    2. 3.2 SOP 引导模式锁存时序
    3. 3.3 AM26x SOP 引脚隔离
  7. 4验证 UART 输出
    1. 4.1 配置 AM26x 以进行 UART 引导
    2. 4.2 配置主机 PC 以进行 UART 引导验证
  8. 5验证 JTAG 连接
    1. 5.1 配置 AM26x 用于 JTAG
    2. 5.2 配置主机 PC 以进行 JTAG 调试
    3. 5.3 测试 JTAG 连接
    4. 5.4 连接到 AM26x R5F 内核
  9. 6加载和执行代码示例
    1. 6.1 导入、构建和加载工程
  10. 7总结
  11. 8参考资料
  12. 9修订历史记录

2.3 AM26x 电源序列

验证器件电源网和电流负载后，必须使用示波器或类似的电子测试仪器检查 AM26x 的电源时序。TI 建议将测试线或探头挂钩连接到 PCB 上的测试点或裸露的铜箔，以在示波器与 PCB 之间建立安全连接。

验证 AM26x 电源时序时，需要考虑的一些要点包括：

  • 初级内核数字 VDD 1.2V 和 I/O 电源 3.3V 电源轨没有时序要求
  • 一对片上 LDO 通过 VDDS33 电源网供电。这些片上 LDO 可生成所需的 VDDS1V8 和 VDDA1V8 1.8V 数字和模拟电源
  • 必须满足 3.3V 电源轨的最短斜升时间 tRamp_3V3
  • PCB 设计必须考虑其他 PORz 和 SOP 引导模式锁存时序
注： 对于工业级 AM261x 器件（“O”速度等级），内核电压 VDD 和 VDDAR 为 1.25V

图 2-1 显示 AM26x 上电时序。表 2-3 介绍图 2-1 中所示的时序。

AM26x 加电时序图 2-1 AM26x 加电时序
表 2-3 AM26x 上电时序
参数 最小值 最大值 单位
tStartup 1.2V 和 3.3V 直流/直流转换器启用后的启动时间。这是任意时间量；器件不施加限制。 – – ms
tPGood 电源轨稳定后，直流/直流转换器生成电源正常信号的时间。这是任意时间量 - 器件不施加限制。 – – ms
tRamp_3V3 VDDS3V3 和 VDDA3V3 电源的斜坡时间。这是器件提出的一项要求。 0.1 – ms
tSOP_Sampled 从 PORz 置为无效到对 SOP[3:0] 引脚进行采样的时间。这是器件内部参数。当内部生成的电源稳定时，会进行采样。仅供参考。有关应用的使用，请参阅 TSU_SOP 和 TH_SOP 参数。 0 – ms
tSU_SOP 相对于 PORz 置为有效的 SOP 建立时间。 10 – μs
tH_SOP 相对于 WARMRSTn 置为无效的 SOP 保持时间。 0 – μs
tWARMRSTn 从 PORz 置为无效到器件使 WARMRESETn 信号无效的时间。 2.0 – ms

对 PCB 和 AM26x 执行以下步骤，以从上电复位 (PORz) 引导器件：

  1. PORz 由外部电源监控器保持低电平。
  2. VDD 内核数字 1.2V 和 VDDS3V3/VDDA3V3 3.3V 电源斜升至其标称电压。
    1. 这需要将逻辑 AND 应用于从每个电源生成的电源正常信号。
  3. SOP[3:0] 引脚保持在引导锁存状态。
  4. 在 PCB 供电的电源网稳定后，外部电源监控器将 PORz 置为无效
  5. 器件启动 1.8V 片上 LDO。
  6. 在内部电源监控器显示外部和内部生成的电源稳定后，SOP[3:0] 引脚状态被锁存。
  7. R5F 内核未停止，SOP 选择的引导 ROM 开始执行。

验证上电时序后，需要将探头与 PCB 保持连接，以验证下电时序。与上电过程一样，1.2V 和 3.3V 电源轨的下电顺序无关紧要。

下电时序图 2-2 下电时序