时钟波形往往具有非常高的转换率。无论是在输出频率还是在后续谐波中，这种剧烈的电压变化都容易导致较大的 EMI 尖峰。例如，25MHz 可能在 25MHz、50MHz（第 2 个谐波）、75MHz（第 3 个谐波）处产生 EMI 杂散，以此类推。在生成这些输出的同时谐波是无法避免的，因此，选择正确的输出类型有助于降低杂散的功耗。

使用差分输出类型（例如 LVDS 或 HCSL）就是最佳状况。差分信号同时使用 P 布线和 N 布线，每条布线的相位差为 180 度。当 P 为高电平时，N 为低电平，反之亦然 (图 2-1)。此外，从时钟发生器到终端器件之间，差分信号在整个 PCB 上的布线非常靠近。这种模式和较短的距离能有效地将单条布线的 EMI 影响降至最低。

我们可以将相同的方法用于单端输出类型，例如 CMOS。与差分信号不同，单端输出类型没有相同的 P 和 N 关系；通常仅使用 P 布线或 N 布线。但是许多时钟器件（例如 LMK3C0105）可以通过单个输出通道块产生两个彼此相位差为 180 度的单端信号。我们可以通过尽可能接近的模拟差分信号，让这一点给我们带来益处。按照差分对布线可实现出色的 EMI 性能。如果仅使用 LVCMOS 对的其中一条，则进行两条布线，尽可能靠近接收器终止不使用的一条布线。如果 LVCMOS 对用于两个不同的接收器，请制定频率计划和 PCB 布局，以便尽可能按照差分方式对时钟对进行布线。

使用 CMOS 时，考虑布线长度也很重要。这种输出类型的布线越长，需要的功率就越大，继而产生更大的 EMI 输出杂散。无论是差分输出还是单端输出，最好尽可能使用低功耗输出类型，例如，使用 LVCMOS 而不是 CMOS，或使用 LP-HCSL 而不是 HCSL。