ZHCAF91 April 2025 LMK3H0102
3.1 堆叠
为了最大限度降低 EMI，请规划 PCB 堆叠，使时钟信号和电源布线采用带状线 (图 3-1)。使用接地环绕这些高能源有助于进行现场抑制。图 3-2显示了一个 8 层堆叠的示例。该示例使用第 1 层、第 3 层和第 6 层进行电源和信号布线，并用接地平面环绕其中每一层。虽然仅使用这种堆叠并不能完全包覆住布线，但的确可以覆盖大部分表面区域，有助于限制辐射 EMI。
图 3-1 带状线
图 3-2 8 层 PCB 堆叠示例
除了层顺序外，还必须考虑材料特性对布线阻抗的影响。布线宽度和堆层叠必须确保和所用输出类型的布线进行正确的阻抗匹配。例如，LVCMOS 通常需要 50Ω 布线阻抗，而 LP-HCSL 通常使用 85Ω 或100Ω。当器件和信号层未实现阻抗匹配时，其过渡可能会导致较大的 EMI 杂散。大多数 PCB 软件和制造商都提供工具，可以协助完成此过程。如果使用过孔将时钟布线走线到不同的层，还必须要考虑过孔阻抗。