ZHCADU2A February   2024  – January 2025 LMK5B33216 , LMK5B33414

 

  1.   1
  2.   摘要
  3.   商标
  4. 1800G 市场趋势
  5. 2用于 112G 和 224G PAM4 串行器/解串器应用的 LMK5B33216
  6. 3LMK5B33216 概述
  7. 4LMK5B33216 性能
    1. 4.1 RMS 抖动
    2. 4.2 BAW 技术
    3. 4.3 相位噪声曲线
  8. 5LMK5B33216 特性
    1. 5.1 频率和相位调整
    2. 5.2 输入基准切换
    3. 5.3 保持
    4. 5.4 零延迟模式
  9. 6总结
  10. 7参考资料
  11. 8修订历史记录

5.4 零延迟模式

每个 DPLL 均支持零延迟模式 (ZDM)，可在每次启动或软件复位时在 DPLL 基准时钟和 ZDM 反馈输出时钟之间实现确定性相位关系。来自采用 ZDM 配置的 DPLL 的所有输出时钟通过同步 (SYNC) 功能实现相位对齐。通过插入 LMK5B33216 上提供的模拟或数字延迟，可在所有时钟周期内实现零相位延迟。

图 5-6 展示了 OUT0 等选择输出如何作为零延迟输出时钟在内部反馈到任何 DPLL。有关 ZDM 理论的更多详细信息，请参阅多时钟同步。

基准输入和 OUT0 之间的 DPLL ZDM 同步图 5-6 基准输入和 OUT0 之间的 DPLL ZDM 同步