ZHCADR5B June   2014  – October 2025 DS90UB913A-Q1 , DS90UB954-Q1 , DS90UB960-Q1 , DS90UB9702-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2同轴电缆供电的工作原理
    1. 2.1 电感器特性
    2. 2.2 电容器特性
    3. 2.3 电感器与铁氧体磁珠的对比
  6. 3设计注意事项
    1. 3.1 频率范围
    2. 3.2 电源注意事项
    3. 3.3 电阻注意事项
    4. 3.4 电感器尺寸注意事项
    5. 3.5 布局布线注意事项
  7. 4FPD-Link PoC 要求
    1. 4.1 通道要求
  8. 5PoC 噪声
    1. 5.1 PoC 噪声要求
    2. 5.2 测量 VPoC 噪声和脉冲
      1. 5.2.1 要求
      2. 5.2.2 测量步骤
    3. 5.3 测量 RIN+ 噪声
      1. 5.3.1 要求
      2. 5.3.2 测量步骤
    4. 5.4 产生 PoC 噪声的原因
    5. 5.5 噪声测量最佳实践
    6. 5.6 减少 PoC 噪声的影响
  9. 6TI 审核的 PoC 网络
    1. 6.1 FPD-Link III 数据表中的 PoC 网络
    2. 6.2 Murata FPD3 网络
      1. 6.2.1 Murata FPD3 设计 1
      2. 6.2.2 Murata FPD3 设计 2
      3. 6.2.3 Murata FPD3 设计 3
      4. 6.2.4 Murata FPD3 设计 4
      5. 6.2.5 Murata FPD3 设计 5
      6. 6.2.6 Murata FPD3 设计 6
    3. 6.3 TDK FPD3 网络
      1. 6.3.1 TDK FPD3 设计 1
      2. 6.3.2 TDK FPD3 设计 2
      3. 6.3.3 TDK FPD3 设计 3
      4. 6.3.4 TDK FPD3 设计 4
      5. 6.3.5 TDK FPD3 设计 5
      6. 6.3.6 TDK FPD3 设计 6
      7. 6.3.7 TDK FPD3 设计 7
      8. 6.3.8 TDK FPD3 设计 8
    4. 6.4 Coilcraft FPD3 网络
      1. 6.4.1 Coilcraft FPD3 设计 1
      2. 6.4.2 Coilcraft FPD3 设计 2
      3. 6.4.3 Coilcraft FPD3 设计 3
      4. 6.4.4 Coilcraft FPD3 设计 4
      5. 6.4.5 Coilcraft FPD3 设计 5
      6. 6.4.6 Coilcraft FPD3 设计 6
      7. 6.4.7 Coilcraft FPD3 设计 7
      8. 6.4.8 Coilcraft FPD3 设计 8
      9. 6.4.9 Coilcraft FPD3 设计 9
    5. 6.5 Murata FPD4 网络
      1. 6.5.1  设计 1
      2. 6.5.2  设计 2
      3. 6.5.3  设计 3
      4. 6.5.4  设计 4
      5. 6.5.5  设计 5
      6. 6.5.6  设计 6
      7. 6.5.7  设计 7
      8. 6.5.8  设计 8
      9. 6.5.9  设计 9
      10. 6.5.10 设计 10
      11. 6.5.11 设计 11
      12. 6.5.12 设计 12
      13. 6.5.13 设计 13
      14. 6.5.14 设计 14
      15. 6.5.15 设计 15
      16. 6.5.16 设计 16
      17. 6.5.17 设计 17
      18. 6.5.18 设计 18
      19. 6.5.19 设计 19
      20. 6.5.20 设计 20
      21. 6.5.21 设计 21
      22. 6.5.22 设计 22
      23. 6.5.23 设计 23
      24. 6.5.24 设计 24
      25. 6.5.25 设计 25
      26. 6.5.26 设计 26
      27. 6.5.27 设计 27
      28. 6.5.28 设计 28
      29. 6.5.29 设计 29
    6. 6.6 TDK FPD4 网络
      1. 6.6.1  设计 1
      2. 6.6.2  设计 2
      3. 6.6.3  设计 3
      4. 6.6.4  设计 4
      5. 6.6.5  设计 5
      6. 6.6.6  设计 6
      7. 6.6.7  设计 7
      8. 6.6.8  设计 8
      9. 6.6.9  设计 9
      10. 6.6.10 设计 10
      11. 6.6.11 设计 11
      12. 6.6.12 设计 12
      13. 6.6.13 设计 13
      14. 6.6.14 设计 14
      15. 6.6.15 设计 15
      16. 6.6.16 设计 16
      17. 6.6.17 设计 17
      18. 6.6.18 设计 18
      19. 6.6.19 设计 19
      20. 6.6.20 设计 20
      21. 6.6.21 设计 21
      22. 6.6.22 设计 22
      23. 6.6.23 设计 23
    7. 6.7 Coilcraft FPD4 网络
      1. 6.7.1  设计 1
      2. 6.7.2  设计 2
      3. 6.7.3  设计 3
      4. 6.7.4  设计 4
      5. 6.7.5  设计 5
      6. 6.7.6  设计 6
      7. 6.7.7  设计 7
      8. 6.7.8  设计 8
      9. 6.7.9  设计 9
      10. 6.7.10 设计 10
      11. 6.7.11 设计 11
      12. 6.7.12 设计 12
      13. 6.7.13 设计 13
      14. 6.7.14 设计 14
      15. 6.7.15 设计 15
  10. 7总结
  11. 8参考资料
  12. 9修订历史记录

4.1 通道要求

为了在 FPD-Link 器件之间实现无差错通信，高速通道上的回波损耗和插入损耗必须处于 TI 在最坏情况电流负载和温度条件下定义的限制范围内。高速通道包括串行器 PCB、电缆和解串器 PCB。PoC 网络只是 PCB 预算和总通道要求的一部分。每个 PCB 上的引线、连接器以及任何接触高速引线的元件都可能会影响通道上的损耗。因此，所选元件和电缆的布局和质量至关重要。

TI 从总通道、PCB 和电缆的预算方面定义了通道要求，其中总通道是 PCB 和电缆预算的综合结果。尽管建议分别满足 PCB 和电缆预算，但主要要求是满足总通道预算。这允许一定程度的灵活性，因为对于稍微违反 PCB 预算的 PoC 网络，如果使用较短或质量较高的电缆来补偿额外的损耗，则该网络仍然可以满足总通道预算。同样，如果有损耗的电缆超出了电缆预算，并且 PCB 设计在 PCB 预算内产生了额外的裕度，则仍然可以满足总通道损耗要求。只要 PCB 和电缆的综合损耗处于总通道预算范围之内，就可以认为通道规格得到满足。但是，建议尽可能充分地满足每项预算。在通过仿真或测量评估插入损耗和回波损耗时，必须在最高温度条件和电流负载下对系统施加应力。

回波损耗要求可防止信号衰减。回波损耗是指发送器看到的链路中的反射量。当通道中存在阻抗不匹配情况时，网络通常无法满足回波损耗要求。当电感器和铁氧体磁珠选择不当时，网络也无法满足要求。回波损耗可以通过以下公式进行计算：

方程式 5. Return LossdB=10log10⁡PoutPin

对于确保满足回波损耗要求而言，遵循数据表中的 FPD-Link 和 PoC 布局指南至关重要。如果电路板的设计已经完成，但不满足回波损耗要求，则 TDR 测试可以帮助确定电路板上阻抗不匹配的区域。表 4-2 给出了 FPD-Link III 同轴电缆应用的回波损耗要求。为了使系统稳健运行，回波损耗必须小于系统工作频率范围内列出的值。有关为每个单独的 FPD-Link 器件定义的所需通道规格和运行模式的更多信息，请联系 TI。

请注意，通道规格文档定义了每个单独 FPD-Link 器件和运行模式的损耗和噪声限值。如有变更，恕不另行通知。

表 4-1 FPD3 回波损耗要求
频率PCB 预算 (dB)总预算 (dB)电缆预算 (dB)
1 – 100MHz-20-16-20
0.1 – 1GHz-12 + 8×log(f[GHz])-9 + 7×log(f[GHz])-12 + 8×log(f[GHz])
1 – 3.775GHz-12-9-12

插入损耗是指信号在通道中传输时损失的功率。无法满足插入损耗要求的原因通常是通道中的信号衰减，可以使用 方程式 6 进行计算。

方程式 6. Insertion LossdB=-10log10⁡PoutPin

如果未能满足插入损耗要求，请验证是否遵循了 TI 提供的所有电路板布局布线和 PoC 指南，以及是否在信号传输和 PoC 中使用了高质量元件。表 4-2 给出了 FPD-Link III 同轴电缆应用的插入损耗要求。为了使系统稳健运行，插入损耗必须大于系统工作频率范围内列出的值。有关为每个单独的 FPD-Link 器件定义的所需通道规格和运行模式的更多信息，请联系 TI。

表 4-2 FPD3 插入损耗要求
频率PCB 预算 (dB)总预算 (dB)电缆预算 (dB)
1MHz-0.35-1.4-0.7
5MHz-0.35-2.3-1.6
10MHz-0.35-2.5-1.8
50MHz-0.35-3.5-2.5
100MHz-0.35-4.5-3.9
500MHz-0.35-9.5-8.7
1GHz-0.6-14-12.8
2.1GHz-1.2-21.6-19.2