ZHCADR5B June   2014  – October 2025 DS90UB913A-Q1 , DS90UB954-Q1 , DS90UB960-Q1 , DS90UB9702-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2同轴电缆供电的工作原理
    1. 2.1 电感器特性
    2. 2.2 电容器特性
    3. 2.3 电感器与铁氧体磁珠的对比
  6. 3设计注意事项
    1. 3.1 频率范围
    2. 3.2 电源注意事项
    3. 3.3 电阻注意事项
    4. 3.4 电感器尺寸注意事项
    5. 3.5 布局布线注意事项
  7. 4FPD-Link PoC 要求
    1. 4.1 通道要求
  8. 5PoC 噪声
    1. 5.1 PoC 噪声要求
    2. 5.2 测量 VPoC 噪声和脉冲
      1. 5.2.1 要求
      2. 5.2.2 测量步骤
    3. 5.3 测量 RIN+ 噪声
      1. 5.3.1 要求
      2. 5.3.2 测量步骤
    4. 5.4 产生 PoC 噪声的原因
    5. 5.5 噪声测量最佳实践
    6. 5.6 减少 PoC 噪声的影响
  9. 6TI 审核的 PoC 网络
    1. 6.1 FPD-Link III 数据表中的 PoC 网络
    2. 6.2 Murata FPD3 网络
      1. 6.2.1 Murata FPD3 设计 1
      2. 6.2.2 Murata FPD3 设计 2
      3. 6.2.3 Murata FPD3 设计 3
      4. 6.2.4 Murata FPD3 设计 4
      5. 6.2.5 Murata FPD3 设计 5
      6. 6.2.6 Murata FPD3 设计 6
    3. 6.3 TDK FPD3 网络
      1. 6.3.1 TDK FPD3 设计 1
      2. 6.3.2 TDK FPD3 设计 2
      3. 6.3.3 TDK FPD3 设计 3
      4. 6.3.4 TDK FPD3 设计 4
      5. 6.3.5 TDK FPD3 设计 5
      6. 6.3.6 TDK FPD3 设计 6
      7. 6.3.7 TDK FPD3 设计 7
      8. 6.3.8 TDK FPD3 设计 8
    4. 6.4 Coilcraft FPD3 网络
      1. 6.4.1 Coilcraft FPD3 设计 1
      2. 6.4.2 Coilcraft FPD3 设计 2
      3. 6.4.3 Coilcraft FPD3 设计 3
      4. 6.4.4 Coilcraft FPD3 设计 4
      5. 6.4.5 Coilcraft FPD3 设计 5
      6. 6.4.6 Coilcraft FPD3 设计 6
      7. 6.4.7 Coilcraft FPD3 设计 7
      8. 6.4.8 Coilcraft FPD3 设计 8
      9. 6.4.9 Coilcraft FPD3 设计 9
    5. 6.5 Murata FPD4 网络
      1. 6.5.1  设计 1
      2. 6.5.2  设计 2
      3. 6.5.3  设计 3
      4. 6.5.4  设计 4
      5. 6.5.5  设计 5
      6. 6.5.6  设计 6
      7. 6.5.7  设计 7
      8. 6.5.8  设计 8
      9. 6.5.9  设计 9
      10. 6.5.10 设计 10
      11. 6.5.11 设计 11
      12. 6.5.12 设计 12
      13. 6.5.13 设计 13
      14. 6.5.14 设计 14
      15. 6.5.15 设计 15
      16. 6.5.16 设计 16
      17. 6.5.17 设计 17
      18. 6.5.18 设计 18
      19. 6.5.19 设计 19
      20. 6.5.20 设计 20
      21. 6.5.21 设计 21
      22. 6.5.22 设计 22
      23. 6.5.23 设计 23
      24. 6.5.24 设计 24
      25. 6.5.25 设计 25
      26. 6.5.26 设计 26
      27. 6.5.27 设计 27
      28. 6.5.28 设计 28
      29. 6.5.29 设计 29
    6. 6.6 TDK FPD4 网络
      1. 6.6.1  设计 1
      2. 6.6.2  设计 2
      3. 6.6.3  设计 3
      4. 6.6.4  设计 4
      5. 6.6.5  设计 5
      6. 6.6.6  设计 6
      7. 6.6.7  设计 7
      8. 6.6.8  设计 8
      9. 6.6.9  设计 9
      10. 6.6.10 设计 10
      11. 6.6.11 设计 11
      12. 6.6.12 设计 12
      13. 6.6.13 设计 13
      14. 6.6.14 设计 14
      15. 6.6.15 设计 15
      16. 6.6.16 设计 16
      17. 6.6.17 设计 17
      18. 6.6.18 设计 18
      19. 6.6.19 设计 19
      20. 6.6.20 设计 20
      21. 6.6.21 设计 21
      22. 6.6.22 设计 22
      23. 6.6.23 设计 23
    7. 6.7 Coilcraft FPD4 网络
      1. 6.7.1  设计 1
      2. 6.7.2  设计 2
      3. 6.7.3  设计 3
      4. 6.7.4  设计 4
      5. 6.7.5  设计 5
      6. 6.7.6  设计 6
      7. 6.7.7  设计 7
      8. 6.7.8  设计 8
      9. 6.7.9  设计 9
      10. 6.7.10 设计 10
      11. 6.7.11 设计 11
      12. 6.7.12 设计 12
      13. 6.7.13 设计 13
      14. 6.7.14 设计 14
      15. 6.7.15 设计 15
  10. 7总结
  11. 8参考资料
  12. 9修订历史记录

3.5 布局布线注意事项

PoC 网络的布局与网络设计同样重要。由于 PoC 网络元件与高速信号引线直接接触，因此良好的布局技术和元件放置对于保持信号完整性以及处于插入损耗和回波损耗要求范围内而言至关重要。高速通道和 PoC 网络都需要严格控制的 50 欧姆 (+/-10%) 阻抗，以更大限度地减少反射。除阻抗之外，PCB 引线需要足够粗，以支持最大预期电流负载。

将 PoC 网络的第一个电感元件正交放置，使其几乎不接触高速 RIN+ 引线。必须在第一个元件下方加一个反焊盘，以保持阻抗尽可能接近 50 欧姆。通过在元件着陆焊盘正下方的接地平面上添加一个切口来创建反焊盘。由于高速引线和 PoC 引线需要连续的接地基准，因此切口不得包含连接引线下方的任何区域。将其余的 PoC 组件靠近放置，以更大限度地减小 PoC 网络的总占用空间并限制 90 度布线。为了获得最佳 EMI 性能，请勿在 PCB 板边缘附近布置任何高频信号，包括 PoC 网络。图 3-1 展示了一个示例 PoC PCB 布局，其中强调了前面所述的许多建议。

示例 PoC 布局和布线图 3-1 示例 PoC 布局和布线

建议将整个 PoC 网络与高速 Rin+ 引线保持在同一层，因为过孔可能会导致阻抗不连续性。但是，如果空间受限，则可以使用高速引线将第一个电感元件以外的所有元件布线到该层以外的其他层。为了保持 50 欧姆阻抗，请在所有信号过孔附近添加接地基准过孔。在层之间发送信号时，需要注意避免产生残桩。残桩是任何仅在一端连接的传输线。残桩通常由过孔、布线或穿孔连接器产生，会产生反射并降低信号质量。

有关其他建议，请参阅器件数据表。