使用 8b-10b 线路编码和可编程实时单元的驱动器内通信

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

摘要

在工业电机驱动系统中，通常需要多个器件或芯片以快速、低抖动、低延迟和同步的方式相互通信。典型的示例应用是使用标准接口（如串行外设接口）或物理层中的自定义协议（如 8b-10b 线路编码）进行驱动器内通信。

可编程实时单元 (PRU) 的独特之处在于，它可以使用 960 位宽的数据总线执行单周期功能，从而使用户在实时执行通信和控制应用时不会出现抖动。TI Sitara™ 处理器提供两种类型的 PRU 子系统：PRU-ICSS 和 PRU_ICSSG。PRU-ICSS 可用于 AM335x、AM437x 和 AM57x 系列。AM243x、AM65x 和 AM64x 上具有 PRU_ICSSG。

本应用手册介绍了如何使用 PRU 实现 8b-10b 线路编码，以实现 100Mbps 数据速率的驱动器内通信。本文档还介绍了用于高速信号传输的低电压差分信令 (LVDS) 接口和多点低电压差分信令 (M-LVDS) 接口。

商标

Sitara™ and LaunchPad™are TMs ofTI corporate name.

Arm®is a reg TM ofArm Limited.

Other TMs

1 8b-10b 线路编码简介

顾名思义，8b-10b 表示将 8 位数据作为 10 位符号发送，以实现直流平衡和有界差异。数据的五个低位被编码为一个 6 位组（5b 和 6b 段），三个高位被编码为一个 4 位组（3b 和 4b 段）。这些代码组连接在一起形成 10 位符号，该符号通过线路发送和接收，然后反向解码。该算法由 IBM 公司发明并获得专利。

为了平衡高频数据接收时的直流信号，插入的两个控制位有助于使至少 20 位的串中的 0 和 1 的计数差不超过 2，并且一行中不超过 5 个 1 或 0。此方案有助于在高频数据接收期间平衡直流信号，并减少对传输信号所需的通道带宽下限的需求。然而，使用 8b-10b 编码算法会给每个字符增加 25% 的开销。这种字符开销不是唯一的开销，但却是最重要的因素。图 1-1 显示了 8b-10b 编码示例。

图 1-1 8b-10b 编码

2 用于数据发送和接收的 PRU 实现

2.1 编码和解码数据

通常，有四个表预先写入存储器，包括编码 5b-6b 表、编码 3b-4b 表、解码 6b-5b 表和解码 4b-3b 表。数据必须在发送之前使用查找表 (LUT) 进行编码，并在接收之后使用 LUT 进行解码。为了演示编码和解码数据，选择 Sitara™ AM243x LaunchPad™ 开发套件作为验证器件。HW_WR_REG8 函数可用于使用 Arm® 内核项目的 C 代码将四个表放入具有不同偏移地址的 PRU 动态随机存取存储器 (DRAM) 中，另请参阅以下代码。

uint32_t enc_5b6b = CSL_PRU_ICSSG0_DRAM1_SLV_RAM_BASE + ENC_5B6B_OFFS;
uint32_t enc_3b4b = CSL_PRU_ICSSG0_DRAM1_SLV_RAM_BASE + ENC_3B4B_OFFS;
uint32_t dec_5b6b = CSL_PRU_ICSSG0_DRAM0_SLV_RAM_BASE + DEC_5B6B_OFFS;
uint32_t dec_3b4b = CSL_PRU_ICSSG0_DRAM0_SLV_RAM_BASE + DEC_3B4B_OFFS;
    //Encoding LUTs (input MSB first, output LSB first)
    //LUT 5b/6b encoding
HW_WR_REG8(enc_5b6b + 0x00, 0x18);
...
    //LUT 3b/4b encoding
HW_WR_REG8(enc_3b4b + 0x00, 0x04);
...
    //Decoding LUTs (input LSB first, output MSB first)
    //LUT 6b/5b decoding
HW_WR_REG8(dec_5b6b + 0x00, INVAL);
...
    //LUT 4b/3b decoding
HW_WR_REG8(dec_3b4b + 0x00, INVAL);
...

数据可以通过使用加载字节突发 (LBBO) 指令的 PRU 固件项目中的 LUT 进行编码。LBBO 指令用于将内存中的数据块读入寄存器文件。REG_TMP11 寄存器存储 LUT 头地址，REG_ENC 寄存器存储原始数据和编码数据。请参阅以下对 8 位数据 (0x34) 进行编码的代码：

Ldi REG_ENC.b0, 0x14                       ;raw data 5b LSB
ldi REG_TMP11, (PDMEM00+LUT_5b6b_ENC)      ; TEMP11 for 5b/6b LUT header
lbbo &REG_ENC.b3, REG_TMP11, REG_ENC.b0, 1 ; FNC.b0 for original 5 bit -data, ENC.b3 for encoded 6 bit
ldi REG_ENC.b1, 0x01                       ; raw data 3b MSB
ldi REG_TMP11, (PDMEM00+LUT_3b4b_ENC)      ; TEMP11 for 3b/4b LUT header
lbbo &REG_ENC.b2, REG_TMP11, REG_ENC.b1, 1 ; FNC.b1 for original 3 bit -data, ENC.b2 for encoded 4 bit

0x34 的五个低位为 0x14，这些位会立即加载到 REG_ENC 的字节 0 中。在 LUT 之后，将六个编码位写入 REG_ENC 的字节 3 中。0x34 的三个高位为 0x01，这些位会直接加载到 REG_ENC 的字节 1 中。在 LUT 之后，将四个编码位写入 REG_ENC 的字节 2 中。

图 2-1 显示了原始数据和编码数据的 REG_ENC 寄存器分布。

图 2-1 REG_ENC 编码寄存器分布

解码过程与编码过程几乎相同。解码过程还将 LBBO 指令与 LUT 一起，用于在接收到编码数据之后进行解码。REG_TMP11 寄存器存储 LUT 头地址，REG_DEC 寄存器存储编码数据和解码数据。

将接收六个编码位，并将其移至 REG_DEC 的字节 1 中。在 LUT 之后，将这五个解码位写入 REG_DEC 的字节 2 中。将接收四个高位，并将其移入 REG_DEC 的字节 0 中。在 LUT 之后，将这三个解码位写入 REG_DEC 的字节 3 中。要将寄存器的两个字节中的 10 位数据合并为 8 位数据，REG_DEC 的字节 3 需要左移 5 位，并与 REG_DEC 的字节 2 逻辑相加。最终解码的 8 位数据存储在 REG_DEC 的字节 0 中。以下代码显示了解码过程。

ldi REG_TMP11, (PDMEM00+LUT_5b6b_DEC)      ; TEMP11 for 5b/6b LUT header
lbbo &REG_DEC.b2, REG_TMP11, REG_DEC.b1, 1 ; decode 6b
ldi REG_TMP11, (PDMEM00+LUT_3b4b_DEC)      ; TEMP11 for 3b/4b LUT header
lbbo &REG_DEC.b3, REG_TMP11, REG_DEC.b0, 1 ; decode 4b
lsl REG_DEC.b3, REG_DEC.b3, 5              ; shift left 5 bit
add REG_DEC, REG_DEC.b2, REG_DEC.b3        ; combine to 8 bit data

图 2-2 显示了编码数据和解码数据的 REG_DEC 寄存器分布。

图 2-2 REG_DEC 解码寄存器分布