ZHCAAK9A November   2018  – August 2021 AFE7684 , AFE7685 , AFE7686

 

  1.   商标
  2. 1引言
    1. 1.1 AFE76xx 系列器件
  3. 2TSW4086 参考设计
    1. 2.1 TSW4086 EVM 设置
    2. 2.2 TSW4086 编程
  4. 3小型蜂窝和中继器的系统配置
    1. 3.1 示例用例
    2. 3.2 示例用例的系统方框图
  5. 4AFE76xx 配置或用例
    1. 4.1 4G 用例的配置选项
      1. 4.1.1 时钟和采样率
      2. 4.1.2 数字数据路径和 JESD 模式
    2. 4.2 5G 用例的配置选项
      1. 4.2.1 时钟和采样率
      2. 4.2.2 数字数据路径和 JESD 模式
  6. 5用例的实现选择
    1. 5.1 2T2R2FB 窄带用例
    2. 5.2 2T4R 窄带用例
    3. 5.3 2T2R 窄带用例
    4. 5.4 2T2FB 窄带用例
    5. 5.5 5G 光中继器用例(采用 1/2 FB TDD 模式的 2T2R)
    6. 5.6 5G 射频中继器用例 (2T2R 1/2 FB)
  7. 6测试结果
    1. 6.1 窄带配置的测试结果
    2. 6.2 宽带配置的测试结果
  8. 7修订历史记录

5G 光中继器用例(采用 1/2 FB TDD 模式的 2T2R)

对于支持高达 600MHz 宽带频谱的光中继器用例,下行链路路径需要为每条 TX 路径使用四个 SERDES 通道。84111 的 JESD 模式将可满足此要求。上行链路路径可以使用 44210 或 24410 模式。如前所述,44210 与 TX 路径的 SERDES 通道速率相同,为 7.5Gbps。24410 将使 SERDES 通道速率加倍,此过程需要 FPGA 的 15Gbps 支持。

已经讨论过的 5G 用例主要是 TDD 操作。对于 TDD 操作,用户无需为反馈路径考虑额外的 SERDES 通道。AFE76xx 支持根据 GPIO 信号(RXTDD 和 RXFBSW)在 RX 和 FBRX 模式之间进行“动态转换”。在 RX 模式下,JESDTX 逻辑处理两个采样率较低的数据流。以光中继器案例 1 为例,基带采样率将为 368.64MHz,并且来自两条 ADC 路径的两个复杂数据流占用四个 SERDES 通道。如果触发 FBRX 模式,则一条 ADC 路径设置为非活动模式,并且只有一条路径以较低的抽取率激活。FBRX 需要为此应用支持达 737.28MHz 的采样率,因此抽取率从 8 降至 4。复杂数据流的采样率提高两倍时,将占用所有激活的 SERDES 通道。在此操作中,无需更改 SERDES 通道速率。

如下表所示,使用更高的 SERDES 通道速率可将板载 SERDES 通道的数量减少两个。当然,FPGA 应能支持兼容的 SERDES 通道速率模式。

表 5-5 适用于宽频谱的 2T2R 1/2 分时 FB
设计选项案例 1案例 2
JESD 模式SERDES 通道速率JESD 模式SERDES 通道速率
上行链路442107.5Gbps2441015Gbps
下行链路841117.5Gbps841117.5Gbps
SERDES 通道数1210
GUID-49EB81A8-1D45-4395-A659-DBF8F1569E5B-low.gif图 5-1 2T2R2FB TDD 配置
GUID-B5ECDD16-A0E6-4D51-95A1-866C64180421-low.gif图 5-2 RX 至 FBRX 动态转换