나노 전력 프로세스의 목표는 I_Q 감소보다 속도와 게이트 밀도를 우선하는 고성능 딥 서브미크론 기술의 목표와 상충될 수 있습니다. 프로세스 기술은 다양할 수 있지만 누출의 대부분은 대형 디지털 회로, 메모리 및 고출력 FET에서 발생합니다. 상시 가동 회로의 정확도는 저항기 및 커패시터와 같은 구성 요소를 제어하는 기능과 트랜지스터 간의 불일치로 제한되는 경향이 있습니다. 상시 가동 회로의 누출과 제어를 해결할 올바른 구성 요소를 갖추지 못하면 온도 전반에 걸쳐 큰 전형적인 최악 I_Q 및 I_SHDN 비율로 나타납니다. 적절한 구성 요소를 갖춘 전용 저전력 프로세스 기술을 통해 확실한 제조 이점을 얻을 수 있습니다.

한 가지 근본적인 과제는 하위 임계값 영역에 바이어스된 구성 요소를 안정적으로 작동하는 것입니다. 한 가지 일반적인 문제는 무작위 임계 전압(V_T) 불일치 증가입니다. 그림 9그림 9a는 트랜지스터 에지의 얕은 트랜치 격리(STI)에서 산화물이 얇아져 무작위 불일치를 증가시키는 메커니즘(문헌으로 보고됨)을 보여줍니다. _{그림 9b}에서 볼 수 있는 이 병렬 저 V_T 에지 트랜지스터는 트랜지스터의 VT를 의도적으로 왜곡하여 차동 쌍 및 전류 미러와 같은 가장 기본적인 아날로그 회로에 대해 훨씬 더 높은 무작위 불일치를 초래합니다.그림 9 이러한 불일치는 전체 온도 범위에서 출력 전압 또는 모드 제어 정확도를 저하시킬 수 있으며, 데이터 시트에서 명확히 관찰할 수 있습니다.