ZHCSPJ8A December   2021  – February 2022 AM2732 , AM2732-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1. 3.1 功能方框图
  4. 4 Revision History
  5. 5 Device Comparison
    1. 5.1 Related Products
  6. 6 Terminal Configuration and Functions
    1. 6.1 Pin Diagram
    2. 6.2 Pin Attributes
    3. 6.3 Signal Descriptions
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings - Automotive
    3. 7.3  Power-On Hours (POH)
      1. 7.3.1 Automotive Temperature Profile
      2. 7.3.2 Industrial Temperature Profile
    4. 7.4  Recommended Operating Conditions
    5. 7.5  Operating Performance Points
    6. 7.6  Power Supply Specifications
    7. 7.7  I/O Buffer Type and Voltage Rail Dependency
    8. 7.8  CPU Specifications
    9. 7.9  Thermal Resistance Characteristics for nFBGA Package [ZCE285A]
    10. 7.10 Power Consumption Summary
    11. 7.11 Timing and Switching Characteristics
      1. 7.11.1 Power Supply Sequencing and Reset Timing
      2. 7.11.2 Clock Specifications
      3. 7.11.3 Peripheral Information
        1. 7.11.3.1  QSPI Flash Memory Peripheral
          1. 7.11.3.1.1 QSPI Timing Conditions
          2. 7.11.3.1.2 QSPI Timing Requirements
          3. 7.11.3.1.3 QSPI Switching Characteristics
        2. 7.11.3.2  MIBSPI Peripheral
          1. 7.11.3.2.1 SPI Timing Conditions
          2. 7.11.3.2.2 SPI Master Mode Timing and Switching Parameters (CLOCK PHASE = 0, SPICLK = output, SPISIMO = output, and SPISOMI = input)
          3. 7.11.3.2.3 SPI Master Mode Timing and Switching Parameters (CLOCK PHASE = 1, SPICLK = output, SPISIMO = output, and SPISOMI = input)
          4. 7.11.3.2.4 SPI Slave Mode Timing and Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output)
        3. 7.11.3.3  Ethernet Switch (RGMII/RMII/MII) Peripheral
          1. 7.11.3.3.1  RGMII/GMII/MII Timing Conditions
          2. 7.11.3.3.2  RGMII Transmit Clock Switching Characteristics
          3. 7.11.3.3.3  RGMII Transmit Data and Control Switching Characteristics
          4. 7.11.3.3.4  RGMII Recieve Clock Timing Requirements
          5. 7.11.3.3.5  RGMII Recieve Data and Control Timing Requirements
          6. 7.11.3.3.6  RMII Transmit Clock Switching Characteristics
          7. 7.11.3.3.7  RMII Transmit Data and Control Switching Characteristics
          8. 7.11.3.3.8  RMII Receive Clock Timing Requirements
          9. 7.11.3.3.9  RMII Receive Data and Control Timing Requirements
          10. 7.11.3.3.10 MII Transmit Switching Characteristics
          11. 7.11.3.3.11 MII Receive Clock Timing Requirements
          12. 7.11.3.3.12 MII Receive Timing Requirements
          13. 7.11.3.3.13 MII Transmit Clock Timing Requirements
          14. 7.11.3.3.14 MDIO Interface Timings
        4. 7.11.3.4  LVDS/Aurora Instrumentation and Measurement Peripheral
          1. 7.11.3.4.1 LVDS Interface Configuration
          2. 7.11.3.4.2 LVDS Interface Timings
        5. 7.11.3.5  UART Peripheral
          1. 7.11.3.5.1 UART Timing Requirements
        6. 7.11.3.6  I2C Protocol Definition
          1. 7.11.3.6.1 I2C Timing Requirements (1)
        7. 7.11.3.7  Controller Area Network - Flexible Data-Rate (CAN-FD)
          1. 7.11.3.7.1 Dynamic Characteristics for the CAN-FD TX and RX Pins
        8. 7.11.3.8  CSI-2 Peripheral
        9. 7.11.3.9  General Purpose ADC (GPADC)
        10. 7.11.3.10 Enhanced Pulse-Width Modulator (ePWM)
        11. 7.11.3.11 Enhanced Capture (eCAP)
        12. 7.11.3.12 General-Purpose Input/Output
          1. 7.11.3.12.1 Switching Characteristics for Output Timing versus Load Capacitance (CL) (1) (1)
      4. 7.11.4 Emulation and Debug
        1. 7.11.4.1 Emulation and Debug Description
        2. 7.11.4.2 JTAG Interface
          1. 7.11.4.2.1 Timing Requirements for IEEE 1149.1 JTAG
          2. 7.11.4.2.2 Switching Characteristics for IEEE 1149.1 JTAG
        3. 7.11.4.3 ETM Trace Interface
          1. 7.11.4.3.1 ETM TRACE Timing Requirements
          2. 7.11.4.3.2 ETM TRACE Switching Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Main Subsystem
    3. 8.3 DSP Subsystem
    4. 8.4 Radar Control Subsystem
    5. 8.5 Other Subsystems
      1. 8.5.1 Radar A2D Data Format Over CSI2 Interface
      2. 8.5.2 ADC Channels (Service) for User Application
    6. 8.6 Boot Modes
  9. 9 Applications, Implementation, and Layout
    1. 9.1 Typical Application
      1. 9.1.1 Schematic
      2. 9.1.2 Layout
        1. 9.1.2.1 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 Device Nomenclature
      1. 10.1.1 Standard Package Symbolization
      2. 10.1.2 Device Naming Convention
    2. 10.2 Tools and Software
    3. 10.3 Documentation Support
    4. 10.4 支持资源
    5. 10.5 Trademarks
    6. 10.6 Electrostatic Discharge Caution
    7. 10.7 术语表
  11. 11Mechanical, Packaging, and Orderable Information

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCE|285
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

处理器内核：

  • 双核 Arm® Cortex®-R5F MCU 子系统工作频率高达 400MHz，高度集成，可实现实时处理

    • 双核 Arm® Cortex®-R5F 集群，支持双核和单核运算
    • 每个 R5F 内核 32KB ICache 和 32KB DCache，所有存储器上都有 SECDED ECC
    • 单核：每个集群 128KB TCM（每个 R5F 内核 128KB TCM）
    • 双核：每个集群 128KB TCM（每个 R5F 内核 64KB TCM）
  • TMS320C66x DSP 内核
    • 单核 32 位浮点 DSP
    • 工作频率为 450MHz (14.4GMAC)

存储器子系统：

  • 高达 5.0MB 的片上 RAM (OCSRAM)
    • 存储器空间可在 DSP、MCU 和共享 L3 之间共享
    • 3.5625MB 共享 L3 存储器
    • 960KB 专用于主要子系统
    • 384kB 专用于 DSP 子系统
  • 外部存储器接口 (EMIF)
    • QSPI 接口工作频率高达 67MHz

片上系统 (SoC) 服务和架构：

  • 12 个用于各种子系统、MCU、DSP 和加速器内核的 EDMA
  • 5 个实时中断 (RTI) 模块
  • 用于处理器间通信 (IPC) 的邮箱系统
  • 用于器件调试的 JTAG/跟踪接口
  • 时钟源
    • 具有内部振荡器的 40.0MHz 晶体
    • 支持频率为 40/50MHz 的外部振荡器
    • 支持频率为 40/50MHz 的外部驱动时钟（方波/正弦波）

高速串行接口：

  • 10/100Mbps 以太网 (RGMII/RMII/MII)
  • 输入：2 个 4 通道 MIPI D-PHY CSI 2.0 数据接口
  • 输出：4 通道 Aurora/LVDS 接口

通用连接外设：

  • 通用模数转换器 (GPADC)
    • 1 个支持高达 625Ksps 的 9 通道 ADC
  • 数字连接
    • 4 个工作频率高达 25MHz 的串行外设接口 (SPI) 控制器
    • 3 个内部集成电路 (I2C) 端口
    • 4 个通用异步收发器 (UART)

工业和控制接口：

  • 3 个增强型脉宽调制器 (ePWM)
  • 1 个增强型捕捉模块 (eCAP)
  • 2 个具有 CAN-FD 支持的模块化控制器局域网 (MCAN) 模块

电源管理：

  • 简化了电源时序并减少了电源轨数量
  • 支持数字 I/O 运行 3.3V 和 1.8V 双工作电压

安全性：

  • 器件安全性
    • 可编程的嵌入式硬件安全模块 (HSM)
    • 支持经过身份验证和加密的安全引导
    • 客户可编程根密钥、对称密钥（256 位）、具有密钥撤销功能的非对称密钥（最高 RSA-4K 或 ECC-512）
    • 加密硬件加速器 - 带 ECC 的 PKA、AES（高达 256 位）、TRNG/DRBG

功能安全：

  • 以符合功能安全标准为目标
    • 专为功能安全应用开发
    • 将提供相关文档来协助进行符合 ISO 26262 标准的功能安全系统设计
    • 以硬件完整性高达 ASIL B 级为目标
    • 安全相关认证
      • 计划通过 TÜV SÜD 的 ISO 26262 认证
  • 以通过 AEC-Q100 认证为目标
  • 运行条件
    • 支持汽车级温度范围
    • 支持工业级温度范围

封装选项：

  • 13mm x 13mm、0.65mm 间距 ZCE（285 引脚）nFBGA 封装
  • 45nm 技术
  • 紧凑的解决方案尺寸