ZHCSPJ8D December   2021  – July 2026 AM2732 , AM2732-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
      1. 5.1.1 AM273x ZCE 引脚图
      2. 5.1.2 AM273x NZN 引脚图
    2. 5.2 引脚属性（AM273x ZCE、NZN 封装）
      1.      13
    3. 5.3 信号说明
      1. 5.3.1  ADC 信号说明
        1.       16
      2. 5.3.2  CPTS 信号说明
        1.       18
      3. 5.3.3  CSI 2.0 信号说明
        1.       20
      4. 5.3.4  DMM 信号说明
        1.       22
      5. 5.3.5  ECAP 信号说明
        1.       24
      6. 5.3.6  EPWM 信号说明
        1.       26
        2.       27
        3.       28
        4.       29
      7. 5.3.7  GPIO 信号说明
        1.       31
        2.       32
      8. 5.3.8  I2C 信号说明
        1.       34
        2.       35
        3.       36
      9. 5.3.9  时钟信号说明
        1.       38
        2.       39
      10. 5.3.10 JTAG 信号说明
        1.       41
      11. 5.3.11 LVDS 信号说明
        1.       43
      12. 5.3.12 MCAN 信号说明
        1.       45
        2.       46
      13. 5.3.13 MCASP 信号说明
        1.       48
        2.       49
        3.       50
      14. 5.3.14 以太网信号说明
        1.       52
        2.       53
        3.       54
        4.       55
      15. 5.3.15 GPIO 信号说明
        1.       57
        2.       58
      16. 5.3.16 电源信号说明
        1.       60
      17. 5.3.17 QSPI 信号说明
        1.       62
      18. 5.3.18 保留信号说明
        1.       64
      19. 5.3.19 UART 信号说明
        1.       66
        2.       67
        3.       68
        4.       69
      20. 5.3.20 SPI 信号说明
        1.       71
        2.       72
        3.       73
        4.       74
      21. 5.3.21 系统信号说明
        1.       76
      22. 5.3.22 布线信号说明
        1.       78
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 汽车类
    3. 6.3  上电小时数 (POH)
      1. 6.3.1 汽车温度曲线
      2. 6.3.2 工业温度曲线
    4. 6.4  建议运行条件
    5. 6.5  运行性能点
    6. 6.6  电源规格
    7. 6.7  I/O 缓冲器类型和电压轨相关性
    8. 6.8  CPU 规格
    9. 6.9  nFBGA 封装的热阻特性 [ZCE285A]
    10. 6.10 nFBGA 封装的热阻特性 [NZN225A]
    11. 6.11 功耗摘要
    12. 6.12 电气特性
      1. 6.12.1 GPADC 参数
    13. 6.13 时序和开关特性
      1. 6.13.1 电源时序和复位时序
      2. 6.13.2 时钟规范
      3. 6.13.3 外设信息
        1. 6.13.3.1  QSPI 闪存存储器外设
          1. 6.13.3.1.1 QSPI 时序条件
          2. 6.13.3.1.2 QSPI 时序要求
          3. 6.13.3.1.3 QSPI 开关特性
        2. 6.13.3.2  MIBSPI 外设
          1. 6.13.3.2.1 SPI 时序条件
          2. 6.13.3.2.2 SPI 控制器模式时序与开关参数（时钟相位 = 0、SPICLK = 输出、SPISIMO = 输出且 SPISOMI = 输入）
          3. 6.13.3.2.3 SPI 控制器模式时序与开关参数（时钟相位 = 1、SPICLK = 输出、SPISIMO = 输出且 SPISOMI = 输入）
          4. 6.13.3.2.4 SPI 外设模式时序与开关参数（SPICLK = 输入、SPISIMO = 输入且 SPISOMI = 输出）
        3. 6.13.3.3  以太网交换机 (RGMII/RMII/MII) 外设
          1. 6.13.3.3.1  RGMII/GMII/MII 时序条件
          2. 6.13.3.3.2  RGMII 发送时钟开关特性
          3. 6.13.3.3.3  RGMII 发送数据和控制开关特性
          4. 6.13.3.3.4  RGMII 接收时钟时序要求
          5. 6.13.3.3.5  RGMII 接收数据和控制时序要求
          6. 6.13.3.3.6  RMII 发送时钟开关特性
          7. 6.13.3.3.7  RMII 发送数据和控制开关特性
          8. 6.13.3.3.8  RMII 接收时钟时序要求
          9. 6.13.3.3.9  RMII 接收数据和控制时序要求
          10. 6.13.3.3.10 MII 发送开关特性
          11. 6.13.3.3.11 MII 接收时钟时序要求
          12. 6.13.3.3.12 MII 接收时序要求
          13. 6.13.3.3.13 MII 发送时钟时序要求
          14. 6.13.3.3.14 MDIO 接口时序
        4. 6.13.3.4  LVDS/Aurora 仪表和测量外设
          1. 6.13.3.4.1 LVDS 接口配置
          2. 6.13.3.4.2 LVDS 接口时序
        5. 6.13.3.5  UART 外设
          1. 6.13.3.5.1 UART 时序要求
        6. 6.13.3.6  I2C 协议定义
          1. 6.13.3.6.1 I2C 时序要求 #GUID-D615B3D8-5F52-430D-93CB-70204118ACE4/T4362547-185
        7. 6.13.3.7  控制器局域网 — 灵活数据速率 (CAN-FD)
          1. 6.13.3.7.1 CAN-FD TX 和 RX 引脚的动态特性
        8. 6.13.3.8  CSI-2 外设
        9. 6.13.3.9  通用 ADC (GPADC)
        10. 6.13.3.10 增强型脉宽调制器 (ePWM)
        11. 6.13.3.11 增强型捕获 (eCAP)
        12. 6.13.3.12 MCASP
          1.        MCASP 时序条件
          2.        MCASP 时序要求
          3.        140
          4.        MCASP 开关特性
          5.        142
        13. 6.13.3.13 通用输入/输出
          1. 6.13.3.13.1 输出时序的开关特性与负载电容 (CL) 间的关系 #GUID-1BEBEADE-CEC6-42DA-A124-5081550EEDD7/T4362547-45 #GUID-1BEBEADE-CEC6-42DA-A124-5081550EEDD7/T4362547-50
      4. 6.13.4 仿真和调试
        1. 6.13.4.1 仿真和调试说明
        2. 6.13.4.2 JTAG 接口
          1. 6.13.4.2.1 IEEE 1149.1 JTAG 的时序要求
          2. 6.13.4.2.2 IEEE 1149.1 JTAG 的开关特性
        3. 6.13.4.3 ETM 跟踪接口
          1. 6.13.4.3.1 ETM 跟踪时序要求
          2. 6.13.4.3.2 ETM 跟踪开关特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 主子系统
    3. 7.3 DSP 子系统
    4. 7.4 雷达控制子系统
    5. 7.5 其他子系统
      1. 7.5.1 CSI2 接口上的雷达 A2D 数据格式
      2. 7.5.2 用于用户应用的 ADC 通道（服务）
    6. 7.6 引导模式
  9. 8 应用、实施和布局
    1. 8.1 典型应用
      1. 8.1.1 原理图
      2. 8.1.2 布局
        1. 8.1.2.1 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ZCE|285
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.4 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）
电源名称 说明 最小值 标称值 最大值 单位
电源条件
VDD 1.2V 数字电源 1.14 1.2 1.32 V
VIN-SRAM 用于内部 SRAM 的 1.2V 电源轨 1.14 1.2 1.32 V
VNWA 用于 SRAM 阵列反向偏置的 1.2V 电源轨 1.14 1.2 1.32 V
VIOIN I/O 电源（3.3V 模式）：所有 LVCMOS1833 I/O 都将在此电源上运行 3.135 3.3 3.465 V
VIOIN I/O 电源（1.8V 模式）：所有 LVCMOS1833 I/O 都将在此电源上运行 1.71 1.8 1.89 V
VIOIN_18 用于 LVCMOS1833 I/O 的 1.8V 电源 1.71 1.8 1.9 V
VIOIN_18CLK 用于时钟模块的 1.8V 电源 1.71 1.8 1.9 V
VIOIN_18ADC 用于 ADC 模块的 1.8V 电源 1.71 1.8 1.9 V
VIOIN_18CSI 用于 CSI-2 D-PHY 缓冲器的 1.8V 电源 1.71 1.8 1.9 V
VIOIN_18LVDS 用于 LVDS 缓冲器的 1.8V 电源 1.71 1.8 1.9 V
VPP 用于电子保险丝阵列的 1.7V 电源 1.65 1.7 1.75 V
I/O 条件
LVCMOS VIH LVCMOS18/33（1.8V 模式）电压输入高电平 1.71 V
LVCMOS18/33（3.3V 模式）电压输入高电平 2.25 V
LVCMOS VIL LVCMOS18/33（1.8V 模式）电压输入低电平 0.3 × VIOIN V
LVCMOS18/33（3.3V 模式）电压输入低电平 0.3 × VIOIN V
LVCMOS VOH LVCMOS18/33（1.8V 和 3.3V 模式）电压输出高电平 (IOH = 6 ma) VIOIN - 0.450 V
LVCMOS VOL LVCMOS18/33（1.8V 和 3.3V 模式）电压输出低电平 (IOL = 6 ma) 0.45 V
NRESET，SOP[4:0] VIH NRESET，SOP[4:0]，（1.8V 模式）电压输入高电平 0.96 V
NRESET，SOP[4:0]，（3.3V 模式）电压输入高电平 1.57 V
NRESET，SOP[4:0] VIL NRESET，SOP[4:0]，（1.8V 模式）电压输入低电平 0.2 V
NRESET，SOP[4:0]，（3.3V 模式）电压输入低电平 0.3 V
LVDS TX VOH 电压输出高电平 1.5 V
LVDS TX VOL 电压输出低电平 0.9 V
CSI2 RX VIH(1) 电压输入高电平 — LP 模式 0.74 V
CSI2 RX VIL(1) 电压输入低电平 — LP 模式 0.55 V
CSI2 RX VIH(1) 电压输入高电平 — HS 模式 0.46 V
CSI2 RX VIL(1) 电压输入低电平 — HS 模式 -0.04 V
OSC_CLKOUT 电压输出高电平 1.4 V
电压输出低电平 VSS V
(1) CSI2 接收器与 MIPI D-PHY 标准版本 2.1 兼容。