ZHCSYC3 May 2025 TAS5830
PRODUCTION DATA
6.3.2 器件时钟
TAS5830 器件具有灵活的时钟系统。在内部，器件需要多个时钟，主要是以相关的时钟速率工作才能正常运行。所有这些时钟都可以从串行音频接口获得。
图 6-2 具有相应时钟的音频流图 6-2 展示了基本数据流和时钟分配。
串行音频接口通常具有 3 个连接引脚，如下所列：
- SCLK（位时钟）
- LRCLK/FS（左/右字时钟或帧同步）
- SDIN（输入数据）
此器件有一个内部 PLL，此 PLL 用于获取 SCLK 并创建 DSP 和 DAC 时钟所需的较高速率的时钟。
TAS5830 器件有一个音频采样率检测电路，可自动检测采样率以哪个频率运行。支持 32kHz、44.1kHz 至 48kHz、88.2kHz 至 96kHz 以及 176.4kHz 至 192kHz 的常见音频采样频率。采样频率检测器自动为 DAC 和 DSP 设置时钟。
如果输入 LRCLK/SCLK 在音乐播放期间停止，TAS5830 DSP 会切换到睡眠状态并等待时钟恢复（D 级输出自动切换到高阻态），一旦 LRCLK/SCLK 恢复，TAS5830 会自动恢复到播放模式。无需重新加载 DSP 代码。