ZHCSYC3 May   2025 TAS5830

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 典型特性
      1. 5.7.1 采用 BD 调制的桥接负载 (BTL) 配置曲线
      2. 5.7.2 采用 1SPW 调制的桥接负载 (BTL) 配置曲线
      3. 5.7.3 采用 BD 调制的并行桥接负载 (PBTL) 配置
      4. 5.7.4 采用 1SPW 调制的并行桥接负载 (PBTL) 配置
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电源
      2. 6.3.2 器件时钟
      3. 6.3.3 串行音频端口 – 时钟速率
      4. 6.3.4 时钟暂停自动恢复
      5. 6.3.5 采样率动态变化
      6. 6.3.6 串行音频端口 - 数据格式和位深度
    4. 6.4 器件功能模式
      1. 6.4.1 软件控制
      2. 6.4.2 扬声器放大器工作模式
        1. 6.4.2.1 BTL 模式
        2. 6.4.2.2 PBTL 模式
      3. 6.4.3 低 EMI 模式
        1. 6.4.3.1 展频
        2. 6.4.3.2 通道间相移
        3. 6.4.3.3 多器件 PWM 相位同步
          1. 6.4.3.3.1 启动阶段与 I2S 时钟的相位同步
          2. 6.4.3.3.2 通过 GPIO 实现相位同步
      4. 6.4.4 热折返
      5. 6.4.5 器件状态控制
      6. 6.4.6 器件调制
        1. 6.4.6.1 BD 调制
        2. 6.4.6.2 1SPW 调制
        3. 6.4.6.3 混合调制
      7. 6.4.7 编程和控制
        1. 6.4.7.1 I2C 串行通信总线
        2. 6.4.7.2 硬件控制模式
        3. 6.4.7.3 I2C 目标地址
          1. 6.4.7.3.1 随机写入
          2. 6.4.7.3.2 顺序写入
          3. 6.4.7.3.3 随机读取
          4. 6.4.7.3.4 顺序读取
          5. 6.4.7.3.5 DSP 存储器 Book、Page 和 BQ 更新
          6. 6.4.7.3.6 校验和
            1. 6.4.7.3.6.1 循环冗余校验 (CRC) 校验和
            2. 6.4.7.3.6.2 异或 (XOR) 校验和
        4. 6.4.7.4 通过软件进行控制
          1. 6.4.7.4.1 启动过程
          2. 6.4.7.4.2 关断过程
        5. 6.4.7.5 保护和监控
          1. 6.4.7.5.1 过流限制（逐周期）
          2. 6.4.7.5.2 过流关断 (OCSD)
          3. 6.4.7.5.3 直流检测误差
          4. 6.4.7.5.4 过热关断 (OTSD)
          5. 6.4.7.5.5 PVDD 过压和欠压误差
          6. 6.4.7.5.6 PVDD 压降检测
          7. 6.4.7.5.7 时钟故障
  8. 7 寄存器映射
    1. 7.1 reg_map 寄存器
  9. 8 应用和实施
    1. 8.1 典型应用
      1. 8.1.1 2.0（立体声 BTL）系统
      2. 8.1.2 单声道 (PBTL) 系统
    2. 8.2 电源相关建议
      1. 8.2.1 DVDD 电源
      2. 8.2.2 PVDD 电源
    3. 8.3 布局
      1. 8.3.1 布局指南
        1. 8.3.1.1 音频放大器通用指南
        2. 8.3.1.2 PVDD 网络中 PVDD 旁路电容布置的重要性
        3. 8.3.1.3 优化散热性能
      2. 8.3.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 器件命名规则
      2. 9.1.2 开发支持
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

TAS5830 DAD (TSSOP) 封装，32 引脚焊盘朝上，软件模式，顶视图图 4-1 DAD (TSSOP) 封装，32 引脚焊盘朝上，软件模式，顶视图
表 4-1 引脚功能 - 软件模式
引脚 类型(1) 说明
名称 编号
AGND 1 G 模拟地。
AVDD 2 P 内部稳定 5V 模拟电源电压。此引脚不得用于驱动外部器件。
GVDD 3 P 栅极驱动内部稳压器输出。此引脚不得用于驱动外部器件。
PDN 4 DI 关断，低电平有效。PDN 将放大器置于关断状态，关闭所有内部稳压器。
SCL 5 DI I2C 串行控制时钟输入。
SDA 6 DI/O I2C 串行控制数据接口输入/输出。
SDIN 7 DI 串行数据端口的数据线路。
BCLK 8 DI 在串行数据端口的输入数据线路上有效的数字信号的位时钟。
LRCLK 9 DI 在串行端口的输入数据线上有效的数字信号的字选择时钟。在 I2S、LJ 和 RJ 中，这对应于左声道和右声道边界。在 TDM 模式下，这对应于帧同步边界。
GPIO2 10 DI/O 通用输入/输出，该引脚的功能可以通过寄存器（寄存器地址 0x60h 和 0x62h）编程。可配置为开漏输出或推挽输出。
GPIO1 11 DI/O 通用输入/输出，该引脚的功能可以通过寄存器（寄存器地址 0x60h 和 0x61h）编程。可配置为开漏输出或推挽输出。
GPIO0 12 DI/O 通用输入/输出，该引脚的功能可以通过寄存器（寄存器地址 0x60h 和 0x63h）编程。可配置为开漏输出或推挽输出。
ADR 13 AI 电阻器值表（下拉至 GND）可确定器件 I2C 地址。具体请参阅节 6.4.7.3。
VR_DIG 14 P 内部稳定 1.5V 数字电源电压。此引脚不得用于驱动外部器件。
DVDD 15 P 3.3V 或 1.8V 数字电源。
DGND 16 G 数字地。
PVDD 17 P PVDD 电压输入。
18 P
31 P
32 P
PGND 21 G 功率器件电路的接地基准。将此引脚连接到系统接地。
22 G
27 G
28 G
OUT_A+ 19 O 差分扬声器放大器输出 A 的正极引脚。
BST_A+ 20 P OUT_A+ 自举电容器的连接点，用于为 OUT_A+ 的高侧栅极驱动创建电源。
OUT_A- 23 O 差分扬声器放大器输出 A 的负极引脚。
BST_A- 24 P OUT_A- 自举电容器的连接点，用于为 OUT_A- 的高侧栅极驱动创建电源。
BST_B- 25 P OUT_B- 自举电容器的连接点，用于为 OUT_B- 的高侧栅极驱动创建电源。
OUT_B- 26 O 差分扬声器放大器输出 B 的负极引脚。
BST_B+ 29 P OUT_B+ 自举电容器的连接点，用于为 OUT_B+ 的高侧栅极驱动创建电源。
OUT_B+ 30 O 差分扬声器放大器输出 B 的正极引脚。
PowerPAD™ P 接地，连接到接地散热器以获得出色系统性能。
(1) AI = 模拟输入，AO = 模拟输出，DI = 数字输入，DO = 数字输出，DI/O = 数字双向（输入和输出）、PO = 正输出，NO = 负输出，P = 电源，G = 接地 (0V)
TAS5830 DAD (TSSOP) 封装，32 引脚焊盘朝上，硬件模式，顶视图图 4-2 DAD (TSSOP) 封装，32 引脚焊盘朝上，硬件模式，顶视图
表 4-2 引脚功能 - 硬件模式
引脚 类型(1) 说明
名称 编号
AGND 1 G 模拟地。
AVDD 2 P 内部稳定 5V 模拟电源电压。此引脚不得用于驱动外部器件。
GVDD 3 P 栅极驱动内部稳压器输出。此引脚不得用于驱动外部器件。
PDN 4 DI 关断，低电平有效。PDN 将放大器置于关断状态，关闭所有内部稳压器。
HW_SEL0 5 DI 硬件模式下的模拟增益和 BTL/PBTL 模式选择。通过不同的电阻器上拉至 DVDD 或下拉至接地。具体请参阅节 6.4.7.2。
HW_SEL1 6 DI 硬件模式下的 PWM 开关频率和展频启用/禁用选择。通过不同的电阻器上拉至 DVDD 或下拉至接地。具体请参阅节 6.4.7.2。
SDIN 7 DI 串行数据端口的数据线路。
BCLK 8 DI 在串行数据端口的输入数据线路上有效的数字信号的位时钟。
LRCLK 9 DI 在串行端口的输入数据线上有效的数字信号的字选择时钟。在 I2S、LJ 和 RJ 中，这对应于左声道和右声道边界。在 TDM 模式下，这对应于帧同步边界。
MUTE 10 DI 扬声器放大器静音。必须将其拉至低电平（连接到 DGND）以使器件静音，并拉至高电平（连接到 DVDD）以退出静音状态。在静音状态下，器件输出保持在高阻抗状态。
FAULT 11 DO 故障端子，发生内部故障时被拉至低电平。
PD_DET 12 DO PVDD 压降检测，当 PVDD 压降至 8V 以下时会被拉至低电平。
HW_MODE 13 AI 直接连接到 DVDD，以确保器件进入硬件控制模式。
VR_DIG 14 P 内部稳定 1.5V 数字电源电压。此引脚不得用于驱动外部器件。
DVDD 15 P 3.3V 或 1.8V 数字电源。
DGND 16 G 数字地。
PVDD 17 P PVDD 电压输入。
18 P
31 P
32 P
PGND 21 G 功率器件电路的接地基准。将此引脚连接到系统接地。
22 G
27 G
28 G
OUT_A+ 19 O 差分扬声器放大器输出 A 的正极引脚。
BST_A+ 20 P OUT_A+ 自举电容器的连接点，用于为 OUT_A+ 的高侧栅极驱动创建电源。
OUT_A- 23 O 差分扬声器放大器输出 A 的负极引脚。
BST_A- 24 P OUT_A- 自举电容器的连接点，用于为 OUT_A- 的高侧栅极驱动创建电源。
BST_B- 25 P OUT_B- 自举电容器的连接点，用于为 OUT_B- 的高侧栅极驱动创建电源。
OUT_B- 26 O 差分扬声器放大器输出 B 的负极引脚。
BST_B+ 29 P OUT_B+ 自举电容器的连接点，用于为 OUT_B+ 的高侧栅极驱动创建电源。
OUT_B+ 30 O 差分扬声器放大器输出 B 的正极引脚。
PowerPAD™ P 接地，连接到接地散热器以获得出色系统性能。
(1) AI = 模拟输入，AO = 模拟输出，DI = 数字输入，DO = 数字输出，DI/O = 数字双向（输入和输出）、PO = 正输出，NO = 负输出，P = 电源，G = 接地 (0V)