ZHCSXN6 December   2024 TAS5815

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5.   器件比较表
  6. 4 引脚配置和功能
  7. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
  8. 6 典型特性
    1. 6.1 采用 BD 调制的桥接负载 (BTL) 配置曲线
    2. 6.2 采用 1SPW 调制的桥接负载 (BTL) 配置曲线
    3. 6.3 采用 BD 调制的并行桥接负载 (PBTL) 配置
    4. 6.4 采用 1SPW 调制的并行桥接负载 (PBTL) 配置
  9. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源
      2. 7.3.2 器件时钟
      3. 7.3.3 串行音频端口 – 时钟速率
      4. 7.3.4 串行音频端口 - 数据格式和位深度
      5. 7.3.5 时钟暂停自动恢复
      6. 7.3.6 采样率动态变化
      7. 7.3.7 数字音频处理
      8. 7.3.8 D 类音频放大器
        1. 7.3.8.1 扬声器放大器增益选择
    4. 7.4 器件功能模式
      1. 7.4.1 软件控制
      2. 7.4.2 扬声器放大器工作模式
        1. 7.4.2.1 BTL 模式
        2. 7.4.2.2 PBTL 模式
      3. 7.4.3 低 EMI 模式
        1. 7.4.3.1 采用展频技术更大限度地降低 EMI
        2. 7.4.3.2 通过通道间相移更大限度地降低 EMI
        3. 7.4.3.3 通过多器件 PWM 相位同步更大限度地降低 EMI
      4. 7.4.4 热折返
      5. 7.4.5 器件状态控制
      6. 7.4.6 器件调制
        1. 7.4.6.1 BD 调制
        2. 7.4.6.2 1SPW 调制
        3. 7.4.6.3 混合调制
      7. 7.4.7 Load Detect
        1. 7.4.7.1 短路负载检测
        2. 7.4.7.2 开路负载检测
    5. 7.5 编程和控制
      1. 7.5.1 I2C 串行通信总线
      2. 7.5.2 目标地址
        1. 7.5.2.1 随机写入
        2. 7.5.2.2 随机读取
        3. 7.5.2.3 顺序写入
        4. 7.5.2.4 顺序读取
        5. 7.5.2.5 DSP 存储器 Book、Page 和 BQ 更新
        6. 7.5.2.6 使用示例
        7. 7.5.2.7 校验和
          1. 7.5.2.7.1 循环冗余校验 (CRC) 校验和
          2. 7.5.2.7.2 异或 (XOR) 校验和
      3. 7.5.3 通过软件进行控制
        1. 7.5.3.1 启动过程
        2. 7.5.3.2 关断过程
        3. 7.5.3.3 保护和监控
          1. 7.5.3.3.1 过流关断 (OCSD)
          2. 7.5.3.3.2 直流检测
          3. 7.5.3.3.3 器件过热保护
          4. 7.5.3.3.4 过压保护
          5. 7.5.3.3.5 欠压保护
          6. 7.5.3.3.6 时钟故障
  10. 8 寄存器映射
    1. 8.1 CONTROL PORT 寄存器
  11. 9 应用信息免责声明
    1. 9.1 应用信息
      1. 9.1.1 自举电容器
      2. 9.1.2 电感器选型
      3. 9.1.3 电源去耦
      4. 9.1.4 输出 EMI 滤波
    2. 9.2 典型应用
      1. 9.2.1 2.0（立体声 BTL）系统
        1. 9.2.1.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 第 1 步：硬件完整性
        2. 9.2.2.2 第 2 步：扬声器调优
        3. 9.2.2.3 第 3 步：软件集成
      3. 9.2.3 单声道 (PBTL) 系统
        1. 9.2.3.1 设计要求
      4. 9.2.4 高级 2.1 系统（两个 TAS5815 器件）
  12. 10电源相关建议
    1. 10.1 DVDD 电源
    2. 10.2 PVDD 电源
  13. 11布局
    1. 11.1 布局指南
      1. 11.1.1 音频放大器通用指南
      2. 11.1.2 PVDD 网络中 PVDD 旁路电容布置的重要性
      3. 11.1.3 优化散热性能
        1. 11.1.3.1 器件、覆铜和元件布局
        2. 11.1.3.2 模板图案
          1. 11.1.3.2.1 PCB 尺寸和过孔排列
          2. 11.1.3.2.2 焊接模板
    2. 11.2 布局示例
  14. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 器件命名规则
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  15. 13修订历史记录
  16. 14机械和封装信息
    1. 14.1 封装选项附录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.4 串行音频端口 - 数据格式和位深度

串行音频接口端口是一个三线串行端口，传输的信号为 LRCK/FS、SCK 和 SDIN。SCK 是串行音频位时钟，用于将 SDIN 上的串行数据在时钟控制下传输到音频接口的串行移位寄存器中。串行数据在 SCK 上升沿的器件中计时。当器件在 TDM 模式下运行时，LRCK/FS 引脚是串行音频左/右字时钟或帧同步。

TAS5815 支持业界通用音频数据格式，包括标准 I2S、左对齐、右对齐和 TDM/DSP 数据。通过寄存器(Page0-Register 0x33 [5:4]) 选择数据格式。如果 TDM/DSP 模式下 LRCK/SCK 的高宽度小于 FS 的 8 个周期，则寄存器 (Page0-Register 0x33 [3:2]) 应设置为 01。所有格式都需要二进制补码、MSB 在前的音频数据；接受高达 32 位的音频数据。表 7-1 展示了该器件支持的所有数据格式、字长和时钟速率。图 6-1 至图 6-110 详细介绍了数据格式。通过寄存器 (Page0-Register 0x33 [1:0]) 选择字长。通过寄存器 (Page0-Register 0x33 [7]) 和寄存器 (Page0-Register 0x34 [7:0]) 选择数据偏移量。默认设置为 I2S 和 24 位字长。

TAS5815 左对齐音频数据格式图 7-2 左对齐音频数据格式
TAS5815 I2S 音频数据格式
I2S 数据格式；左通道 = 低电平，右通道 = 高电平
图 7-3 I2S 音频数据格式
TAS5815 右对齐音频数据格式
右对齐数据格式；左通道 = 高电平，右通道 = 低电平
图 7-4 右对齐音频数据格式
TAS5815 TDM 1 音频数据格式
偏移 = 0 时的 TDM 数据格式
在 TDM 模式下，LRCK/FS 的占空比至少应为 1x SCLK。上升沿被视为帧开始。
图 7-5 TDM 1 音频数据格式
TAS5815 TDM 2 音频数据格式
偏移 = 1 时的 TDM 数据格式
在 TDM 模式下，LRCK/FS 的占空比至少应为 1x SCLK。上升沿被视为帧开始。
图 7-6 TDM 2 音频数据格式