ZHCSOF2B July   2021  – February 2024 LMX1204

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器和倍频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输出
        1. 6.3.3.1 时钟输出缓冲器
        2. 6.3.3.2 时钟多路复用器
        3. 6.3.3.3 时钟分频器
        4. 6.3.3.4 时钟倍频器和滤波器模式
          1. 6.3.3.4.1 有关时钟倍频器的一般信息
          2. 6.3.3.4.2 时钟倍频器的状态机时钟
            1. 6.3.3.4.2.1 状态机时钟
          3. 6.3.3.4.3 时钟倍频器校准
          4. 6.3.3.4.4 使用 x1 时钟倍频器作为滤波器
          5. 6.3.3.4.5 时钟倍频器锁定检测
      4. 6.3.4 器件功能模式配置
      5. 6.3.5 LOGICLK 输出
        1. 6.3.5.1 LOGICLK 输出格式
        2. 6.3.5.2 LOGICLK_DIV_PRE 和 LOGICLK_DIV 分频器
      6. 6.3.6 SYSREF
        1. 6.3.6.1 SYSREF 输出缓冲器
          1. 6.3.6.1.1 主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
          2. 6.3.6.1.2 用于 LOGICLK 的 SYSREF 输出缓冲器
        2. 6.3.6.2 SYSREF 频率和延迟生成
        3. 6.3.6.3 SYSREFREQ 引脚和 SYSREFREQ_SPI 字段
          1. 6.3.6.3.1 SYSREFREQ 引脚共模电压
          2. 6.3.6.3.2 SYSREFREQ 窗口化特性
            1. 6.3.6.3.2.1 SYSREF 窗口化操作的一般过程流程图
            2. 6.3.6.3.2.2 具有延迟发生器的 SYSREFREQ 中继器模式（重定时）
      7. 6.3.7 SYNC 特性
    4. 6.4 器件功能模式
  8. 7 寄存器映射
    1. 7.1 LMX1204 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 SYSREFREQ 输入配置
      2. 8.1.2 降低 SYSREF 共模电压
      3. 8.1.3 电流消耗
      4. 8.1.4 处理未使用的引脚
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.3 电流消耗

电流消耗量随设置条件的变化而变化。通过将表 8-3 中显示的所有块电流相加，可以对任何设置条件下的电流进行合理估算。

表 8-3 每个块的电流消耗
块 条件 电流 (mA)
器件内核 CLK_MUX = 缓冲器模式 294
CLK_MUX = 分频模式 260
CLK_MUX = 倍频模式 SMCLK_EN=0 540
SMCLK_EN=1 560
SYSREF

SYNC

窗口化

 内核 SYSREF_EN=1 80
延迟发生器 发生器模式（SYSREF_MODE=0、1） 53
中继器模式 (SYSREF_MODE=2) 40
窗口化电路 窗口化电路

(CLKPOS_CAPTURE_EN=1)

 SYSREF_MODE=0、1 113
SYSREF_MODE=2 0
SYSREF 脉冲发生器 SYSREF_MODE=1 7
CLKOUT

（每个有效时钟通道）

 内核 SYSREF_EN=0 25
SYSREF_EN = 1 未使用延迟 30
使用延迟 40
输出缓冲器 CHx_EN = CLKOUTx_EN=1 4+6*CLKOUTx_PWR
SYSREFOUT 内核 SYSREFOUT_EN = CHx_EN = 1 74 + SYSREFOUTx_PWR*5
输出缓冲器 SYSREFOUT_EN = CHx_EN = 1

（SYSREFOUTx_PWR 和 SYSREFOUTx_VCM 可以相互作用，在某些情况下会使输出缓冲器电流低于公式预测的电流）

 2*SYSREFOUTx_PWR + 2*SYSREFOUTx_VCM
LOGICLKOUT 内核 LOGIC_EN=1LOGICLKOUT_EN=1 SYSREF_EN=0 49
SYSREF_EN=1 59
输出缓冲器 CML(RP=50Ω) 16+1*LOGICLKOUT_PWR
LVDS 12
LVPECL 30
LOGISYSREFOUT 内核 LOGIC_EN=1

LOGISYSREFOUT_EN=1

 SYSREF_EN=0 0
SYSREF_EN=1 55
输出缓冲器 LOGIC_EN=1

LOGISYSREFOUT_EN=1

 CML(RP=50Ω) 16+1*LOGICLKOUT_PWR
LVDS 12
LVPECL 30

如果所有输出时钟、LOGICLK 和倍频器均启用，那么该器件会消耗大量电流。建议在不主动发送 SYSREF 脉冲时关闭 SYSREF 输出缓冲器以节省电流，从而降低电流消耗。