ZHCSOF2B July 2021 – February 2024 LMX1204
PRODUCTION DATA
6.3.6.3.2.2 具有延迟发生器的 SYSREFREQ 中继器模式（重定时）
通过在 IQ 发生器的不同边沿对 SYSREFout 进行重定时，LMX 至 LMX 扇出器件可以实现启用了延迟的 SYSREF 中继器模式。该重定时可根据 SYSREF_DELAY_DIV 值来确定 CLKIN 和 SYSREFREQ 输入之间的延迟裕度。
表 6-17 展示了 SYSREF 窗口化的总延迟裕度与各种 SYSREF 设置间的关系。
| SYSREF_DELAY_DIV | 同步期间选择的位置代码 | 最大裕度的边沿 | CLKIN 周期中的总裕度 | SYSREFx_DELAY_PHASE | SYSREFx_DELAY_Q | SYSREFx_DELAY_I |
|---|---|---|---|---|---|---|
|
/2 |
第 1 个边沿前 |
I |
-1、+1 |
“11” |
0 |
127 |
|
第 1 个边沿后 |
Qz |
-1、+1 |
“01” |
127 |
0 |
|
|
第 2 个边沿后 |
Iz |
-1、+1 |
“00” |
0 |
127 |
|
|
/4 |
第 1 个边沿前 |
Qz |
-2、+2 |
“01” |
127 |
0 |
|
第 1 个边沿后 |
Iz |
-2、+2 |
“00” |
0 |
127 |
|
|
第 2 个边沿后 |
Q |
-2、+2 |
“10” |
127 |
0 |
|
|
/8 |
第 1 个边沿前 |
Qz |
-5、+3 |
“01” |
127 |
0 |
|
第 1 个边沿后 |
Qz |
-4、+4 |
“01” |
127 |
0 |
|
|
第 2 个边沿后 |
Qz |
-3、+5 |
“01” |
127 |
0 |
|
|
/16 |
第 1 个边沿前 |
I |
-9、+7 |
“11” |
0 |
127 |
|
第 1 个边沿后 |
I |
-8、+8 |
“11” |
0 |
127 |
|
|
第 2 个边沿后 |
I |
-7、+9 |
“11” |
0 |
127 |
需要使用中继器重定时模式来在初始阶段执行 SYSREF 窗口化，以同步多个器件中的 SYSREF_DELAY_DIV。用户稍后可以为 SYNC 的所选边沿选择 SYSREFx_DELAY_PHASE、SYSREF_DELAY_Q 和 SYSREFx_DELAY_I 设置。
图 6-11 用于选择 SYNC 边沿位置的 SYSREF 窗口化该配置必须将器件设置为 SYSREF_MODE R17[1:0] 值“2”（中继器模式）和 SYSREF_DELAY_BYPASS R72[1:0] 值“2”（在所有模式下启用延迟发生器）。
用于无干扰输出
- 从请求模式切换到窗口模式，再切换回请求模式时，SYSREFREQ 引脚的状态保持不变。例如，如果在窗口模式启动时 SYSREFREQ 引脚为高电平（或低电平），请确保在窗口模式结束后，引脚状态再次为高电平（或低电平），然后才对 CLKPOS_CAPTURE_EN 进行编程。
- 从 SYNC 模式切换到其他模式，或从其他模式切换到 SYNC 模式时，SYSREFREQ 引脚必须设置为低电平。
使用 SYSREF 窗口化的其他指针
- SYSREFREQ 引脚必须保持高电平至少 3/fCLKIN + 1.6ns 的时间，只有在该时间之后，rb_CLKPOS 字段才有效。
- 如果用户从 rb_CLKPOS 寄存器推导出多个有效的 SYSREFREQ_DELAY_STEP 值来避免违反设置和保持时间，TI 建议选择最小的有效 SYSREFREQ_DELAY_STEP，以便尽量减少温度变化的影响。
如果使用 SYNC 特性
- 每 75 个输入时钟周期仅允许 1 个 SYSREFREQ 引脚上升沿
- SYSREFREQ 必须在 > 6 个时钟周期内保持高电平