ZHDS084 February 2026 BQ27Z855
ADVANCE INFORMATION
| 参数 | 测试条件 | 最小值 | 标称值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| I2C 100kHz | ||||||
| fSCL(1) | 时钟频率 | 100 | kHz | |||
| tHD:STA(1) | 启动条件保持时间 | 4 | µs | |||
| tLOW(1) | SCL 时钟的低电平周期 | 4.7 | µs | |||
| tHIGH(1) | SCL 时钟的高电平周期 | 4 | µs | |||
| tSU:STA(1) | 重复启动的建立时间 | 4.7 | µs | |||
| tHD:DAT(1) | 数据输入保持时间 | 0 | µs | |||
| tSU:DAT(1) | 数据输入建立时间 | 250 | ns | |||
| 数据输出建立时间 | 250 | |||||
| tr(1)(2) | SDA 和 SCL 上升时间 | VDDIO 的 30% 至 70% | 1000 | ns | ||
| tF(1)(2) | SDA 和 SCL 下降时间 | VDDIO 的 30% 至 70% | 300 | ns | ||
| tSU:STO(1) | 停止条件建立时间 | 4 | µs | |||
| tBUF(1) | STOP 和 START 之间的总线空闲时间 | 4.7 | µs | |||
| CD | 每个总线的容性负载 | 400 | pF | |||
| I2C 400kHz | ||||||
| fSCL(1) | 时钟频率 | 400 | kHz | |||
| tHD:STA(1) | 启动条件保持时间 | 0.6 | µs | |||
| tLOW(1) | SCL 时钟的低电平周期 | 1.3 | µs | |||
| tHIGH(1) | SCL 时钟的高电平周期 | 0.6 | µs | |||
| tSU:STA(1) | 重复启动的建立时间 | 0.6 | µs | |||
| tHD:DAT(1) | 数据输入保持时间 | 0 | µs | |||
| tSU:DAT(1) | 数据输入建立时间 | 100 | ns | |||
| 数据输出建立时间 | 100 | |||||
| tr(1)(2) | SDA 和 SCL 上升时间 | VDDIO 的 30% 至 70% | 20 | 300 | ns | |
| tF(1)(2) | SDA 和 SCL 下降时间 | VDDIO 的 30% 至 70% | 20 × (VDDIO/5.5) | 300 | ns | |
| tSU:STO(1) | 停止条件建立时间 | 0.6 | µs | |||
| tBUF(1) | STOP 和 START 之间的总线空闲时间 | 1.3 | µs | |||
| CD | 每个总线的容性负载 | 400 | pF | |||
| I2C 1MHz | ||||||
| fSCL(1) | 时钟频率 | 1000 | kHz | |||
| tHD:STA(1) | 启动条件保持时间 | 0.26 | µs | |||
| tLOW(1) | SCL 时钟的低电平周期 | 0.5 | µs | |||
| tHIGH(1) | SCL 时钟的高电平周期 | 0.26 | µs | |||
| tSU:STA(1) | 重复启动的建立时间 | 0.26 | µs | |||
| tHD:DAT(1) | 数据输入保持时间 | 0 | µs | |||
| tSU:DAT(1) | 数据输入建立时间 | 50 | ns | |||
| 数据输出建立时间 | 50 | |||||
| tr(1)(2) | SDA 和 SCL 上升时间 | VDDIO 的 30% 至 70% | 120 | ns | ||
| tF(1)(2) | SDA 和 SCL 下降时间 | VDDIO 的 30% 至 70% | 20 × (VDDIO/5.5) | 120 | ns | |
| tSU:STO(1) | 停止条件建立时间 | 0.26 | µs | |||
| tBUF(1) | STOP 和 START 之间的总线空闲时间 | 0.5 | µs | |||
| CD | 每个总线的容性负载 | 100 | pF | |||
图 5-1 I2C 时序图