ZHCSXL1 数据表 | 德州仪器 TI.com.cn

ZHCSXL1A December 2024 – May 2025 AM62D-Q1

PRODUCTION DATA

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 器件比较
1. 4.1 相关产品
5 端子配置和功能
1. 5.1 引脚图
2. 5.2 引脚属性
  1. 11
  2. 12
3. 5.3 信号说明
  1. 14
  2. 5.3.1 CPSW3G
    1. 5.3.1.1 MAIN 域
      1. 17
      2. 18
      3. 19
      4. 20
  3. 5.3.2 CPTS
    1. 5.3.2.1 MAIN 域
      1. 23
  4. 5.3.3 CSI-2
    1. 5.3.3.1 MAIN 域
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 MAIN 域
      1. 29
  6. 5.3.5 ECAP
    1. 5.3.5.1 MAIN 域
      1. 32
      2. 33
      3. 34
  7. 5.3.6 仿真和调试
    1. 5.3.6.1 MAIN 域
      1. 37
    2. 5.3.6.2 MCU 域
      1. 39
  8. 5.3.7 EPWM
    1. 5.3.7.1 MAIN 域
      1. 42
      2. 43
      3. 44
      4. 45
  9. 5.3.8 EQEP
    1. 5.3.8.1 MAIN 域
      1. 48
      2. 49
      3. 50
  10. 5.3.9 GPIO
    1. 5.3.9.1 MAIN 域
      1. 53
      2. 54
    2. 5.3.9.2 MCU 域
      1. 56
  11. 5.3.10 GPMC
    1. 5.3.10.1 MAIN 域
      1. 59
  12. 5.3.11 I2C
    1. 5.3.11.1 MAIN 域
      1. 62
      2. 63
      3. 64
      4. 65
    2. 5.3.11.2 MCU 域
      1. 67
    3. 5.3.11.3 WKUP 域
      1. 69
  13. 5.3.12 MCAN
    1. 5.3.12.1 MAIN 域
      1. 72
    2. 5.3.12.2 MCU 域
      1. 74
      2. 75
  14. 5.3.13 MCASP
    1. 5.3.13.1 MAIN 域
      1. 78
      2. 79
      3. 80
  15. 5.3.14 MCSPI
    1. 5.3.14.1 MAIN 域
      1. 83
      2. 84
      3. 85
    2. 5.3.14.2 MCU 域
      1. 87
      2. 88
  16. 5.3.15 MDIO
    1. 5.3.15.1 MAIN 域
      1. 91
  17. 5.3.16 MMC
    1. 5.3.16.1 MAIN 域
      1. 94
      2. 95
      3. 96
  18. 5.3.17 OSPI
    1. 5.3.17.1 MAIN 域
      1. 99
  19. 5.3.18 电源
    1. 101
  20. 5.3.19 保留
    1. 103
  21. 5.3.20 系统和其他
    1. 5.3.20.1 启动模式配置
      1. 5.3.20.1.1 MAIN 域
        
        107
    2. 5.3.20.2 时钟
      1. 5.3.20.2.1 MCU 域
        
        110
      2. 5.3.20.2.2 WKUP 域
        
        112
    3. 5.3.20.3 系统
      1. 5.3.20.3.1 MAIN 域
        
        115
      2. 5.3.20.3.2 MCU 域
        
        117
      3. 5.3.20.3.3 WKUP 域
        
        119
    4. 5.3.20.4 VMON
      1. 121
  22. 5.3.21 计时器
    1. 5.3.21.1 MAIN 域
      1. 124
    2. 5.3.21.2 MCU 域
      1. 126
    3. 5.3.21.3 WKUP 域
      1. 128
  23. 5.3.22 UART
    1. 5.3.22.1 MAIN 域
      1. 131
      2. 132
      3. 133
      4. 134
      5. 135
      6. 136
      7. 137
    2. 5.3.22.2 MCU 域
      1. 139
    3. 5.3.22.3 WKUP 域
      1. 141
  24. 5.3.23 USB
    1. 5.3.23.1 MAIN 域
      1. 144
      2. 145
4. 5.4 引脚连接要求
6 规格
7 详细说明
8 应用、实施和布局
9 器件和文档支持
10修订历史记录
11机械、封装和可订购信息
1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

ANF|484

散热焊盘机械数据 (封装 | 引脚)

订购信息

5.4 引脚连接要求

本节介绍了具有特定连接要求的封装焊球和未使用封装焊球的连接要求。

注：

除非另有说明，否则必须为所有电源引脚提供节 6.5建议运行条件中指定的电压。

注：

需要补充说明的是，“保持未连接状态”或“无连接”(NC) 表示这些器件焊球编号不能连接任何信号布线。

表 5-70 连接要求

ANF 焊球编号	焊球名称	连接要求
B8 F15	MCU_ERRORn TRSTn	这些焊球均必须通过单独的外部拉电阻器连接到 VSS，以确保如果 PCB 信号布线已连接并且未由连接的器件主动驱动，与这些焊球关联的输入会保持为有效的逻辑低电平。如果没有 PCB 信号布线连接到焊球，则可以使用内部下拉来保持有效的逻辑低电平。
C13 E10 C12 E19 A14 A16 B14	EMU0 EMU1 MCU_RESETz RESET_REQz TCK TDI TMS	这些焊球每一个均必须通过单独的外部拉电阻器连接到相应的电源⁽¹⁾，以确保如果信号布线 PCB 已连接并且未由连接的器件主动驱动，则与这些焊球相关的输入保持为有效的逻辑高电平。如果没有 PCB 信号布线连接到焊球，则可以使用内部上拉来保持有效的逻辑高电平。
E12 D9 D13 E13	MCU_I2C0_SCL MCU_I2C0_SDA WKUP_I2C0_SCL WKUP_I2C0_SDA	这些焊球均必须通过单独的外部拉电阻器连接到相应的电源⁽¹⁾或 VSS，以确保与这些焊球相关的输入相应地保持为有效的逻辑高电平或低电平，从而实现所选的信号功能。
N21 N20 N19 N18 N17 P18 P19 P21 P22 R19 R20 R22 T22 R21 T20 T21	GPMC0_AD0 GPMC0_AD1 GPMC0_AD2 GPMC0_AD3 GPMC0_AD4 GPMC0_AD5 GPMC0_AD6 GPMC0_AD7 GPMC0_AD8 GPMC0_AD9 GPMC0_AD10 GPMC0_AD11 GPMC0_AD12 GPMC0_AD13 GPMC0_AD14 GPMC0_AD15	这些焊球每一个均必须通过单独的外部拉电阻器连接到相应的电源⁽¹⁾或 VSS，以确保与这些焊球相关的输入相应地保持为有效的逻辑高电平或低电平，从而选择所需的器件引导模式。
A2 AA1 AB2 B1 J7 K8 L7 M8 N7 P8 L8	VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR VDDS_DDR_C	如果不使用 DDRSS，则必须将这些焊球中的每一个直接连接到 VSS。
N5 H7 M5 N2 M6 N6 J5 J2 J4 L4 J1 K5 K3 H2 L6 L2 K2 L5 M3 M2 K6 H3 P4 R7 H6 M1 L1 P3 P5 J6 N4 C2 F3 U1 W3 A5 B4 B6 D5 C5 C3 B2 A3 E2 F5 E6 G2 G6 G4 E4 D3 T6 T4 U5 R5 P2 R3 T2 U3 Y2 V2 V4 W5 Y4 AA3 AA5 AB4 D1 C1 G1 F1 R1 P1 W1 Y1 H5 N3 P6	DDR0_ACT_n DDR0_ALERT_n DDR0_CAS_n DDR0_PAR DDR0_RAS_n DDR0_WE_n DDR0_A0 DDR0_A1 DDR0_A2 DDR0_A3 DDR0_A4 DDR0_A5 DDR0_A6 DDR0_A7 DDR0_A8 DDR0_A9 DDR0_A10 DDR0_A11 DDR0_A12 DDR0_A13 DDR0_BA0 DDR0_BA1 DDR0_BG0 DDR0_BG1 DDR0_CAL0 DDR0_CK0 DDR0_CK0_n DDR0_CKE0 DDR0_CKE1 DDR0_CS0_n DDR0_CS1_n DDR0_DM0 DDR0_DM1 DDR0_DM2 DDR0_DM3 DDR0_DQ0 DDR0_DQ1 DDR0_DQ2 DDR0_DQ3 DDR0_DQ4 DDR0_DQ5 DDR0_DQ6 DDR0_DQ7 DDR0_DQ8 DDR0_DQ9 DDR0_DQ10 DDR0_DQ11 DDR0_DQ12 DDR0_DQ13 DDR0_DQ14 DDR0_DQ15 DDR0_DQ16 DDR0_DQ17 DDR0_DQ18 DDR0_DQ19 DDR0_DQ20 DDR0_DQ21 DDR0_DQ22 DDR0_DQ23 DDR0_DQ24 DDR0_DQ25 DDR0_DQ26 DDR0_DQ27 DDR0_DQ28 DDR0_DQ29 DDR0_DQ30 DDR0_DQ31 DDR0_DQS0 DDR0_DQS0_n DDR0_DQS1 DDR0_DQS1_n DDR0_DQS2 DDR0_DQS2_n DDR0_DQS2 DDR0_DQS2_n DDR0_ODT0 DDR0_ODT1 DDR0_RESET0_n	如果不使用 DDRSS，请保持未连接状态。注意：仅当 VDDS_DDR 和 VDDS_DDR_C 连接到 VSS 时，此列表中的 DDR0 引脚才能保持未连接状态。当 VDDS_DDR 和 VDDS_DDR_C 连接到电源时，必须按照 DDR 电路板设计和布局布线指南中的定义来连接 DDR0 引脚。
T9 T10 U10	VDDA_CORE_USB VDDA_1P8_USB VDDA_3P3_USB	USB0 与 USB1 共享这些电源轨，因此在使用 USB0 或 USB1 时，这些焊球每一个均必须连接到有效的电源。如果不使用 USB0 和 USB1，则这些焊球每一个均必须直接连接到 VSS。
AA10 AA9 W10 V8 Y11 Y10 U7 V6	USB0_DM USB0_DP USB0_RCALIB USB0_VBUS USB1_DM USB1_DP USB1_RCALIB USB1_VBUS	如果不使用 USB0 或 USB1，请将相应的 DM、DP 和 VBUS 焊球保持未连接状态。注意：仅当 VDDA_CORE_USB、VDDA_1P8_USB 和 VDDA_3P3_USB 连接到 VSS 时，USB0_RCALIB 和 USB1_RCALIB 引脚才能保持未连接状态。当 VDDA_CORE_USB、VDDA_1P8_USB 和 VDDA_3P3_USB 连接到电源时，USB0_RCALIB 和 USB1_RCALIB 引脚必须通过单独的适当外部电阻器连接到 VSS。
T11 T12	VDDA_CORE_CSIRX0 VDDA_1P8_CSIRX0	如果不使用 CSIRX0 并且需要器件边界扫描功能，这些焊球均必须连接至有效电源。如果不使用 CSIRX0，并且不需要器件边界扫描功能，这些焊球均可以直接连接到 VSS。
AB14 AB13 W12 W13 Y13 Y14 AA13 AA12 AB11 AB10 V10	CSI0_RXCLKN CSI0_RXCLKP CSI0_RXN0 CSI0_RXP0 CSI0_RXN1 CSI0_RXP1 CSI0_RXN2 CSI0_RXP2 CSI0_RXN3 CSI0_RXP3 CSI0_RXRCALIB	如果不使用 CSIRX0，则保持未连接状态。
H12	VMON_VSYS	如果不使用 VMON_VSYS，这个焊球必须直接连接至 VSS。
F12	VMON_1P8_SOC	如果 VMON_1P8_SOC 未用于监控 SOC 电源轨，则此焊球必须保持连接到 1.8V 电源轨。
F9	VMON_3P3_SOC	如果 VMON_3P3_SOC 未用于监控 SOC 电源轨，则此焊球必须保持连接到 3.3V 电源轨，或者直接连接到 VSS。

(1) 要确定与任何 IO 关联的电源，请参阅引脚属性 表中的“电源”一列。

注：

内部拉电阻器很弱，在某些工作条件下可能无法提供足够的电流来保持有效的逻辑电平。当连接到具有相反逻辑电平泄漏的元件时，或者当外部噪声源与连接到仅由内部电阻器拉至有效逻辑电平的焊球的信号布线耦合时，可能会出现这种情况。因此，建议使用外部拉电阻器来在具有外部连接的焊球上保持有效的逻辑电平。

很多处理器 I/O 默认处于关闭状态，并且可能需要外部拉电阻器才能将任何所连接器件的输入保持在有效逻辑状态，直到软件初始化相应的 I/O。引脚属性 表的“复位 RX/TX/PULL 期间的焊球状态”和“复位 RX/TX/PULL 后的焊球状态”列中定义了可配置器件 IO 的状态。任何输入缓冲器（RX）关闭的 IO 都可以浮动，而不会损坏器件。但是，任何已打开输入缓冲器 (RX) 的 IO 不得浮动到 V_ILSS 和 V_IHSS 之间的任何电位。输入缓冲器可以进入高电流状态，如果允许在这些电平之间浮动，则可能会损坏 IO 单元。